k 時間展開モデルを用いたランダムパターンレジスタント故障のシード生成法

日大生産工(院)○曽根隆暢 日大生産工 細川利典 京産大 吉村正義 日大生産工 新井雅之

1. まえがき

近年、半導体集積技術の発展に伴い、設計される超 大規模集積回路(Very Large Scale Integrated circuits: VLSI)の大規模化,複雑化が急速に進展している.その 影響により、多量化したテストパターンをテスタ (Automatic Test Equipment: ATE)に保持することは 非現実的であり、製造テストにおけるコスト増大につ ながる. 製造テストコストを削減するための技術とし て、組込み自己テスト(Built-In Self-Test: BIST)[1,2,3] が広く用いられている.特に,スキャン BIST の代表 的なアーキテクチャとして STUMPS 構造[4]が広く知 られている. BIST は、被テスト回路(Circuit Under Test: CUT)内部にテストパターン発生器(Test Pattern Generator: TPG)や出力応答圧縮器(Multiple Input Signature Register: MISR)などのテスト用の回路を 組込むことで、故障の検出を行う.一般的に、TPGと してはフェーズシフタ[5]付きの線形帰還シフトレジ スタ(Linear Feedback Shift Register: LFSR)が用いら れる. LFSR に初期値(シード)を与え, その出力をフェ ーズシフタに入力することで規則性がない擬似ランダ ムパターンを発生させることが可能となる. しかしな がら、擬似ランダムパターンを用いたテストでは、自 動テストパターン生成ツール(Automatic Test Pattern Generator: ATPG)で生成した決定的なテストパター ンと同等の故障検出率を得ることは困難である. その 原因の1つとして、ランダムパターンレジスタント (Random Pattern Resistant: RPR)故障の存在が挙げ られる. そのため、LFSR を用いた BIST において、 高い故障検出率を達成するためには RPR 故障の検出 が重要である. RPR 故障を検出するための手法として, テスト中にシードを入替えるリシード技術[6]が提案 されている. リシードに用いるシードは, LFSR によ って生成されたテストパターンが RPR 故障の検出に 有効なものでなければならない.

RPR 故障の検出に有効なシードを生成する手法として、1パスシード生成法[7]が提案されている.1パスシード生成法は、LFSR とフェーズシフタ、CUTからシード生成モデルが生成され、ATPG を用いて直接シードを求める.しかしながら、シード生成は単一目標故障に対して行われるため、高い故障検出率を達成するためには多数のシードが必要になる可能性がある.

文献[9]では、複数目標故障のシード生成とそのシードから複数個のテストパターンを生成して故障検出を行った.

本論文では、k サイクル後に複数目標故障を検出す るシード生成法を提案する.k 時間展開モデルを用い ることにより、1つのシードからのkサイクルテスト で目標故障以外にどの程度、RPR 故障が検出可能か評

価する.

本論文は以下のように構成される.第2章では1パスシード生成モデルについて述べる.第3章では複数 RPR 故障のシード生成法ついて述べる,第4章では提案手法である k 時間展開モデルを用いたシード生成法 について述べる.第5章では ISCAS'89 ベンチマー ク回路を用いた評価を行う.第6章でまとめと今後の 課題を述べる.

2. 1パスシード生成法

本章では、1 パスシード生成法について説明する. 文献[7]では、SATを用いた1パスシード生成法が提案 されている.SAT[8]とは、与えられた論理積標準形 (Conjunctive Normal Form: CNF)を充足する変数割 当てが存在するか否かを判定する問題である.対象故 障と CUT とフェーズシフタ付き LFSR から構成され るシード生成モデルを CNF 変換し、SAT ソルバーの 入力とすることで直接シードを生成することができる. 各シード生成では、与えられた故障集合中から1 つの 故障を選択し、目標故障とする.しかしながら、1 つ の故障を目標故障としてシード生成を行うため、完全 な故障検出率を達成するために多数のシードを必要と する可能性がある.完全な故障検出率とは、テスト可 能な故障に対して 100%の故障検出率である.

シード数を削減する解決策として、複数の故障を目 標故障とすることが挙げられる.しかしながら、SAT を用いて、複数の故障を目標としてシード生成を行う 場合は、すべての目標故障を同時に検出できるシード が存在することを保証しなければならないため効率的 ではない.

3. 複数 RPR 故障のシード生成法

本章では,複数 RPR 故障の1パスシード生成法[9] について説明する.3.1節で擬似ブール最適化につい て説明し,3.2節でシード生成モデルについて説明し, 3.3節でシード生成モデルの定式化について説明する.

3.1. 擬似ブール最適化

擬似ブール最適化(Pseudo Boolean Optimization: PBO)は、与えられたすべてのブール制約を充足し、最 適化関数を最小化するブール変数割当てを求める最適 化問題である.割当てが存在する場合は充足可能 (Satisfiable: SAT)となり、そうでない場合は充足不 可能(Unsatisfiable: UNSAT)となる.

- 3.2. シード生成モデル
 - 本節では、PBOを用いた複数 RPR 故障の1パスシ
- ード生成モデルについて説明する.

A Multiple Target Seed Generation Method for Random Pattern Resistant Faults Using K-Time Expansion Models Takanobu SONE, Toshinori HOSOKAWA, Masayoshi YOSHIMURA and Masayuki ARAI 目標故障数nにおけるシード生成モデルを図1に示 す.シード生成モデルは、フェーズシフタ付きLFSR、 正常回路、故障回路、故障検出判定用回路で構成され る. 故障回路は目標故障数分用意する. 故障検出の判 定は、正常回路と故障回路の外部出力値を比較するこ とで判定される. 対象故障に対応する XOR ゲートの 出力値を1に設定するようにシード変数を決定するこ とでシードが得られる. 複数の外部出力に故障が伝搬 する場合は、対象故障に対応する XOR ゲートの出力 を入力とする OR ゲートの出力値を1に設定すること で、いずれかの外部出力で故障が観測可能なシードが 生成できる. そのため、図1 では*det*₁および*det*_nを 1 に設定する.

3.3. シード生成モデルの定式化

本節では、シード生成モデルの定式化について説明 する. PBO では最適化関数と制約を入力として問題を 解決するため、シード生成モデルを回路動作制約と故 障検出制約で表現する.

回路動作制約は,正常回路,故障回路,故障検出回路の回路動作条件を制約式で表現したものである.基本ゲートにおけるブール制約表現を表1に示す.また,フェーズシフタ付きLFSRから生成されるテスト系列は,XORネットワークとして表現することが可能であり,擬似外部入力(Pseudo Primary Input: PPI)に設定される値はXOR 演算の結果として表現される.4bitのフェーズシフタ付きLFSRおよび8つのPPIが接続されているスキャンチェインに対応する論理回路を例として図2に示す.PPI8に設定される論理値は,S1とS2のXOR演算の結果であるフェーズシフタの最初のサイクルの出力PS1の出力値である.S1から

$$S1 \oplus S2 = PPI8$$
 (1)

$$S1 \oplus S3 = PPI7$$
 (2)

$$S1 \oplus S4 = PPI6$$
 (3)

$$S2 \oplus S3 = PPI5$$
 (4)

$$S1 \oplus S3 \oplus S4 = PPI4$$
 (5)

$$S2 \oplus S3 \oplus S4 = PPI3$$
 (6)

$$S4 = PPI2 \tag{7}$$

$$S1 \oplus S2 = PPI1$$
 (8)



図 1. 複数 RPR 故障のシード生成モデル

表1. 基本ゲート制約

Gate	Input		Output	Constraint		
Guit		iput	Guiput	$x + \overline{z} > 1$		
AND	x	у	z	$y + \overline{z} \ge 1$		
				$\overline{x} + \overline{y} + z \ge 1$		
	x	у	z	$x + z \ge 1$		
NAND				$y+z \ge 1$		
				$\overline{x} + \overline{y} + \overline{z} \ge 1$		
	x		z	$\overline{x} + z \ge 1$		
OR		y		$\overline{y} + z \ge 1$		
				$x+y+\bar{z}\geq 1$		
	x	у	z	$\overline{x} + \overline{z} \ge 1$		
NOR				$\overline{y} + \overline{z} \ge 1$		
				$x + y + z \ge 1$		
BUE	x		7	$\overline{x} + z \ge 1$		
ber			2	$x + \overline{z} \ge 1$		
INV	r		7	$x+z \ge 1$		
				$\overline{x} + \overline{z} \ge 1$		
	x	у	z	$\overline{x} + \overline{y} + \overline{z} \ge 1$		
XOR				$x+y+\overline{z} \ge 1$		
				$x + \overline{y} + z \ge 1$		
				$\overline{x} + y + z \ge 1$		



図 2. フェーズシフタ付き LFSR

S4 は 4 ビット LFSR の初期値である. したがって, PPI8 の値は式(1)で表現できる. 同様に, PPI7 から PPI1 に設定される値は式(2)から式(8)の制約式が与え られる.

故障検出制約は,故障の検出を行うために必要な故 障励起条件と故障検出条件を制約式で表現したもので ある.信号線AのO縮退故障を例とした場合では,故 障を励起するために,正常回路ではAに論理値"1"を割 当て,故障回路ではAに論理値"0"を割当てる.0縮退 故障の故障励起条件の一般的な制約を式(9)に示す.G は正常回路における目標故障信号線の論理値を表し, F は故障回路における目標故障信号線の論理値を表す. 同様に1縮退故障の故障励起条件は式(10)で表現する.

$$G = 1, \overline{F} = 1 \tag{9}$$

$$\overline{G} = 1, F = 1$$
 (10)
 $G, F \in \{0, 1\}$

また,故障の検出を行うためには故障検出判定回路 で用いられる XOR または OR 演算出力信号線 OUT を"1"に設定する必要がある.故障検出条件の制約を式 (11)に示す.

$$OUT = 1$$
 (11)
 $OUT \in \{0,1\}$

しかしながら,複数目標故障を検出するためのシー ド生成モデルにおいて,目標故障の故障検出制約を式 (9),(10),および(11)で定式化すると,すべての目標故 障を検出するためのシードを生成する必要がある.そ のため,目標故障集合中に同じシードで検出できない 両立不可能な故障が含まれていた場合,すべての制約 を充足するシードが存在しないため,"UNSAT"となる. この問題を解決するため,両立不可能である可能性が ある複数目標故障に対する故障検出制約は式(12),(13) および(14)のような制約で定式化する. Relax は緩和 変数を表す.

$$\operatorname{Relax} + G \ge 1, \operatorname{Relax} + \overline{F} \ge 1 \tag{12}$$

$$Relax + \overline{G} \ge 1, Relax + F \ge 1$$
(13)

$$Relax + OUT \ge 1$$
(14)
G, F, OUT, Relax $\in \{0,1\}$

式(9),(10),および(11)を充足できない場合には,式 (12),(13)および(14)を用いて,Relaxに"1"を割当てる ことで制約を充足することができる.目標故障集合に 両立不可能な故障が含まれている場合でも,式(12), (13)および(14)を用いることでシード生成モデルに対 応する制約を充足することができる.しかしながら, PBO ソルバーがRelaxに"1"を優先的に割当てた場合, 故障検出条件が無視される.これを避けるために,最 適化関数として式(15)を設定する.N は緩和変数の個 数すなわち目標故障数を示す.式(15)により,Relaxに 可能な限り"0"が割当てられるようになり,検出故障数 を最大化するシードを生成することができる.

$$Minimize : \sum_{i=1}^{N} Relax_i$$
 (15)

PBO ソルバーに与える式を式(16)に示す.式(16)は 全体の定式化を示す.式(15)は最適化関数である.

$$\phi_{seed} \equiv \phi_{LFSR} \cdot \phi_c \cdot \bigwedge_{i=1}^{N} (\phi_{f_i} \cdot \phi_{act_i} \cdot \phi_{det_i})$$
(16)

式(16)において ϕ_{seed} はシード生成モデルの制約を 表し、 ϕ_{LFSR} はフェーズシフタ付き LFSR の動作制約 を表し、 ϕ_c は正常回路の動作制約を表し、 ϕ_f は目標故 障に対する故障回路の動作制約を表し、 ϕ_{act} は目標故 障に対する故障励起制約を表し、 ϕ_{det} は目標故障に対 する故障検出制約を表す.

4. k時間展開モデルを用いたシード生成

本章では,提案手法である k 時間展開モデルを用い たシード生成法について説明する. 4.1 節で k 時間展 開シード生成モデルについて説明し,4.2 節でシード 生成アルゴリズムについて説明する.

4.1. k 時間展開シード生成モデル

本節では,提案手法で用いる k 時間展開シード生成 モデルについて説明する.目標故障数 N,時間展開数 K のシード生成モデルを図 3 に示す.k 時間展開シー ド生成モデルは、図 1 と同様にフェーズシフタ付き LFSR,正常回路,故障回路,故障検出判定用回路で構 成されるが,正常回路は時間展開数分,故障回路は目 標故障数×時間展開数分用意する.故障検出の判定は, 最終時刻 Kにおける正常回路と故障回路の外部出力値 を比較することで判定される.k時間展開モデルを用 いたシード生成における PBO ソルバーに与える式を 式(17)に示す.

$$\phi_{seed} \equiv \phi_{LFSR} \cdot \bigwedge_{t=1}^{K} \left(\phi_{c_t} \cdot \bigwedge_{i=1}^{N} (\phi_{f_{i,t}}) \right) \cdot \bigwedge_{i=1}^{N} (\phi_{act_i} \cdot \phi_{det_i}) (17)$$

式(17)において ϕ_{seed} はシード生成モデルの制約を 表し、 ϕ_{LFSR} はフェーズシフタ付き LFSR の動作制約 を表し、 ϕ_c は正常回路の動作制約を表し、 ϕ_f は目標故 障に対する故障回路の動作制約を表し、 ϕ_{act} は目標故 障に対する故障励起制約を表し、 ϕ_{det} は目標故障に対 する故障検出制約を表す.式(16)と比較して時間展開 数 K 個分の正常回路と故障回路を追加することで、1 つのシードで多くの故障を検出することを目的とする.

4.2. シード生成アルゴリズム

k 時間展開モデルを用いた複数 RPR 故障のシード 生成法のアルゴリズムを図4に示す.入力は RPR 故 障集合F, スキャン設計回路C, フェーズシフタ付き LFSRLFSR,時間展開数Kである.出力はシード集合S である.まず,Sを空集合に初期化する(行 4).次にフ ェーズシフタ付き LFSR の制約式およびCのスキャン チェイン内の各 PPI の動作制約式 φLFSR を生成する(行 5). 正常回路の動作制約 ϕ_{GC} をK時間分生成する(行 6). Fが空になるまで行8から行12までの処理を繰り返す (行 7). 故障回路の動作制約 \$\phi_{FC} \nle K 時間分生成する (行 8). ϕ_{LFSR} , ϕ_{GC} , ϕ_{FC} を用いてシード生成モデルの 制約式 \$\phi_seed を生成する(行 9). \$\phi_seed を PBO ソルバー の入力として与え,Fの検出故障数を最大化するシー ドsが生成され、sによって検出される故障集合 F_D を得 る(行 10). Sとsの和集合を計算し, Sを更新する(行 11). Fp内の故障をFから削除し, Fを更新する(行 12). 最後 にSを返す(行14).



1.	Input: RPRF set F, Circuit C, LFSR with phase shifter LFSR, Time Expansion K
2.	Output: Seed set S
3.	Seed_Generation(F, C, LFSR, K){
4.	$S = \varphi$;
5.	$\Phi_{LFSR} = \text{Generate}_{\text{Constraint}} \text{LFSR}(LFSR);$
6.	$\Phi_{GC} = \text{Generate}_{\text{Constraint}}_{\text{Good}}_{\text{Circuit}(C, K)};$
7.	while $(F \neq \varphi)$ {
8.	$\Phi_{FC} = \text{Generate}_{\text{Constraint}}_{\text{Faulty}}_{\text{Circuit}}(F, K);$
9.	Φ_{SEED} = Generate_Seed_Generation_Model (Φ_{LFSR} , Φ_{GC} , Φ_{FC});
10.	$(s, F_D) = PBO_Solver (\Phi_{SEED});$
11.	$S = S \cup \{s\};$
12.	$F = F - F_D;$
13.	}
14.	return S;
15.	}

図4. k時間展開シード生成アルゴリズム

5. 実験結果

本章では、本手法の実験結果を示す.提案手法は C 言語で実装し、Core i7-13700(3.40GHz)およびメモリ 32.0GB を搭載したコンピュータを用いて実験を行っ た.対象回路は ISCAS' 89 ベンチマーク回路である. 使用した PBO ソルバーは CLASP[10]である.

実験に用いた RPR 故障集合の特定のための実験結 果を表 2 に示す.実験では,擬似ランダムパターンテ ストによる故障検出回数が閾値を下回る場合,その故 障を RPR 故障と判定した.LFSR の各シードから生成 された 10000 個の擬似ランダムパターンを使用して故 障シミュレーションを行い, RPR 故障集合を生成した. シードはランダムな 10 個のシードを用いた.表 2 で は, "CUT"は回路名を示し, "#Input"は外部入力数と 擬似外部入力数の総和を示し, "#SC"はスキャンチェ イン数を示し, "#SLen"は最大スキャンチェイン長を 示し, "#TP"は RPR 故障を判定するために用いた擬似 ランダムパターン数を示し, "#DTth"は RPR 故障判定 に用いた故障検出回数の閾値を示し, "FLT"は検出可 能な故障の総数を示し, "#RPRF"は RPR 故障数を示 す.

シード生成の実験結果を表3に示す. "CUT"は回路 名を示し, "#TIME"は時間展開数を示し, "#RPRF"は RPR 故障数を示し, "#DT"は検出故障数を示し, "#UD" は未検出故障数を示し, "#SEED"は生成されたシード 数を示し, "CPU"はシード生成時間を示す. 時間展開 をしない場合と比較して, シード数を最大48.84%削減 することができた. 一方で,シード生成時間は時間展 開数に応じて増加した. また,時間展開を行うことで 検出できない RPR 故障が確認された.

6. まとめと今後の課題

本論文では, k 時間展開モデル用いたランダムパタ ーンレジスタント故障のシード生成法を提案した.

実験結果では、時間展開を行わない場合と比較して、 シード数を最大 48.84%削減したことを示した.

今後の課題として、シード生成時間の削減,完全な 故障検出率の達成などが挙げられる.

表 2. 実験環境

CUT	#Input	#SC	#SLen	#TP	#DTth	#FLT	#RPRF
s5378	214	32	7	100,000	10	4,511	51

表 3. シード数

CUT	#TIME	#RPRF	#DT	#UD	#SEED	CPU[s]
	1	51	51	0	43	5.82
	2		48	3	22	54.10
s5378	3		48	3	23	200.29
	4		48	3	24	244.58
	5		48	3	25	275.58

参考文献

- H. Fujiwara, Logic Testing and Design for Testability, MIT Press, 1985
- M. Abramovici, M. A. Breuer, and A. D. Friedman, Digital Systems Testing and Testable Design, IEEE Press, 1990.
- P. Bardell, W.H. McAnney and J. Savir: "Built-In Test for VLSI", New York: Wiley-Interscience, 1987.
- P. H. Bardell and W. H. McAnney, "Self-testing of multi-chip logic modules," in Proc. IEEE Int. Test Conf., October 1982, pp. 200–204.
- J. Rajski, N. Tamarapalli, and J. Tyszer, "Automated Synthesis of Phase shifters for Built-In Self-Test Applications," IEEE Trans. Comput. Aided Design Int. Circuits & Syst., vol. 19, no.10, pp. 1175–1188, 2000.
- S. Hellebrand, S. Tarnick, J. Rajski, and B. Courtois," Generation of Vector Patterns Through Reseeding of Multiple-Polynomial Linear Feedback Shift Registers", Proc. IEEE Int. Test Conf., Baltimore 1992, pp. 120-129.
- T. Moriyasu and S. Ohtake, "A method of one-pass seed generation for LFSR-based deterministic/pseudorandom testing of static faults," in Proceedings of Latin American Test Symposium, pp.1-6, 2015.
- T. Larrabee, "Test Pattern Generation Using Boolean Satisfiability," IEEE Trans. Comput. Aided Design Int. Circuits & Syst., vol. 11, no. 1, pp. 4-15, 1992.
- 9) 曽根隆暢,細川利典,吉村正義,新井雅之 "組込み自己テストにおける両立可能故障集合を用いた複数ランダムパターンレジスタント故障のシード生成法"信学技報,vol123, no.304, DC2023-88, pp.7-12, 2023.
- M. Gebser, B. Kaufmann, A. Neumann, and T. Schaub, "Conflict Driven answer set solving," Artificial Intelligence, vol.187-188, pp.52-89, Aug. 2012.