日大生産工(学部)〇仲本 千騎 日大生産工 細川 利典 京産大 吉村 正義

1. まえがき

近年,超大規模集積回路(Very Large Scale Integrated circuits: VLSI)が社会の様々なシステムの中で利用され るようになり, 医療機器, 交通, 自動車制御などの高 い信頼性が要求されるものにも多く用いられている. ー方で、半導体技術の発展により回路の複雑化、微細 化, 高速化が進み, 製造ばらつきや回路の経年劣化が 問題となっている[1,2]. 特に、システム稼働中の回路 の経年劣化については現在でもライフタイムの予測や 出荷前の信頼性試験および寿命試験が行われているが, 各 VLSI により実際の使用状況や使用環境は異なって おり、劣化の進み具合も変化するため、それらを事前 に把握することは困難である.劣化による障害発生を 防ぐ手段の一つとして、現状では動作マージン設計が 行われているが、回路の製造ばらつき、動作環境、使 用年数などの最悪の場合を考慮しながら決定するため, 過大な動作マージンとなって VLSI の性能を犠牲にす る可能性がある[1]. それゆえ,過大な動作マージンを 避けるために VLSI がシステムに搭載された後のフィ ールドテストが重要となる.

スキャン設計[3]と組込み自己テスト(Built-In Self-Test: BIST)[4]を組合せたスキャンベース BIST に基づ くフィールドテスト手法[5-7]が提案されている. BIST は、他のテスト手法と比較して、実動作速度テストの 適用が容易, テスト生成ツールの必要性の排除など, いくつかの利点[1,8]があるが,スキャンベース BIST に 基づくフィールドテストではテスト実行時間の増大が 課題として挙げられる.フィールドテストは電源オン /オフの短い時間で VLSI を網羅的にテストすることが 理想である. そのため、データパスとコントローラか ら構成されるレジスタ転送レベル(Register Transfer Level: RTL)回路に対する非スキャン設計ベースのフィ ールドテストに焦点を当て、故障検出率の改善、小面 積化,テスト実行時間の短縮を実現する手法が提案さ れている[9-12]. 文献[9]では, 故障検出率の向上を図る ため、コントローラにおけるn回状態遷移被覆[9]を用



いて状態信号系列を生成している.しかしながら,文 献[9]ではデータパスの動作に着目していないため、デ ータパス中のハードウェア要素(レジスタ,マルチプレ クサ, 演算器, 信号線)のテストを十分に行うことがで きていない.また,文献[10]ではこれらの課題を解決す るために、コントローラのkサイクル連続で実行され る状態遷移をすべてn回列挙し、それらをすべて実行 可能であり、かつできる限り短い状態信号系列を生成 するn回k連続状態遷移被覆信号系列を用いたフィー ルドテスト手法が提案され, さらに RTL でのフィール ドランダムテスタビリティの評価尺度として、テスト 可能率が提案された.しかしながら,テスト可能率[10] と論理回路の故障検出率との相関を評価した結果、強 い正の相関関係は認められなかった. それゆえ, 文献 [11]では、新たな評価尺度として推定フィールドラン ダムテスタビリティが提案された. 与えられた状態信 号系列から生成される制御信号系列とレジスタ転送レ ベルでのデータパスの構造を用いた構造的記号シミュ レーション[11]が実行され, RTL における推定フィー ルドランダムテスタビリティが算出される.

本論文では、文献[12]で評価された悲観構造的記号 シミュレーションによる低い推定フィールドランダム テスタビリティを改善させるような制御信号のドント ケア(X)割当て手法を提案する.

本論文は以下のように構成されている.第2章では 非スキャンベースのフィールドテストのためのアーキ テクチャを説明する.第3章では構造的記号シミュレ ーションを用いたデータパスの推定フィールドランダ ムテスタビリティを説明する.第4章では制御信号の ドントケア割当てアルゴリズムを提案する.第5章で は高位設計ベンチマーク回路 kim[13]を用いた実験結 果を示す.最後に第6章で,結論と今後の課題につい て述べる.

非スキャンベースフィールドテスト 非スキャン設計

一般に、現状のフィールドテストではスキャンテス トが用いられることが多い.これは、テストパターン としてランダムパターンを用いた場合でも、ある程度 高い故障検出率が保証されるためである.しかしなが ら、シフト動作時には各スキャンフリップフロップ (Flip-Frop:FF)に値を設定/観測するため、シフト動作 によるテスト実行時間の増大という問題点が挙げられ る.この理由から、本論文では、文献[9-12]と同様に非 スキャンテストによるフィールドテストを対象とする. また、文献[9-12]で述べられている非スキャンテストの 問題点である故障検出率を改善する手法を 2.2 節で説 明する.

2.2. RTL フィールドテストアーキテクチャ 非スキャンベースのフィールドテスト手法を実現す るために, RTL 回路にテスト容易化設計(Design for

A Don't Care Filling Algorithm for Control Signal Sequences to Improve Estimated Field Random Testability Kazuki NAKAMOTO, Toshinori HOSOKAWA and Masayoshi YOSHIMURA

Testability: DFT)を行う. 図1に本論文で用いる RTL 回 路の非スキャンベースのフィールドテストアーキテク チャを示す. 図1における CUT は, コントローラとデ ータパスである.また,擬似乱数パターン発生器 (Pseudo Random Pattern Generator: PRPG)としてフェー ズシフタ付[15]線形帰還型シフトレジスタ(Linear Feedback Shift Register: LFSR) [14], テスト応答圧縮回 路(Test Response Compactor: TRC)として他入力シグネ チャレジスタ(Multiple Input Shift Register: MISR)[14] を用いている. さらに, LFSR の初期値となるシード値 やシグネチャの期待値, n回 k 連続状態遷移被覆に基 づき生成した状態信号系列をメモリから与える. コン トローラの入力は,データパスが出力する状態信号と, メモリに格納されているテスト用の状態信号とをマル チプレクサを用いて選択可能とする. データパスの状 態信号線に伝搬する故障影響を容易に観測するために, 状態信号線を MISR に入力する. データパスの入力は, 本来の外部入力と LFSR が出力するランダムテストパ ターンとをマルチプレクサにより選択可能とする.デ ータパスの出力は、外部出力と MISR への入力に分岐 する. MISR はデータパスの出力を圧縮し、シグネチ ャとして期待値とともに比較器に入力される. 比較器 は、シグネチャとその期待値との比較結果によって正 常信号もしくは異常信号をテスト用外部出力 TestPO へ出力する.フィールドテスト用に挿入したマルチプ レクサの制御信号線は新たに付加した外部入力 Test と 接続する.

3. 構造的記号シミュレーションを用いた推定 フィールドランダムテスタビリティ算出

データパスの構造と制御信号系列に基づいて実行さ れるシミュレーションを構造的記号シミュレーション と呼ぶ[10]. 構造的記号シミュレーションは、すべて の時刻の外部入力、定数から可制御であることを示す C シンボル[10]を割当て、伝搬規則[10]に従って伝搬 させ, その後外部出力から入力方向に向けて可観測で あることを示す O シンボル[10]を割当て, 伝搬規則 [10]に従って伝搬する.構造的記号シミュレーション はテスト実行可能な信号線を判定するために実行され る. データパスはハードウェア要素とそれらを接続す る信号線、及びコントローラへ出力する状態信号線か ら構成される.ハードウェア要素は多入力1出力の演 算器,マルチプレクサ、レジスタ,外部入力,定数, 外部出力,信号線,制御信号線がある.以下に,構造 的記号シミュレーションで用いられる用語について定 義する.

(定義1:テスト可能な信号線)

時刻 t で, ある信号線に C シンボルと O シンボルが 割当てられている時,その信号線を時刻 t でテスト可 能な信号線という.

(定義2: テスト実行回数)

データパスのある信号線がテスト可能である時刻数 をその信号線のテスト実行回数という.

(定義3:楽観構造的記号シミュレーション)

楽観構造的記号シミュレーション[12]は構造的記号 シミュレーション[10]の処理とほぼ同じであり、ある ハードウェア要素のテスト可能となるようにXに論理 値割当てされていることを仮定する. 各状態遷移にお



ける X の論理値割当てにより、テスト可能なハードウ ェア要素を最大限に見積る.

(定義4:悲観構造的記号シミュレーション)

悲観構造的記号シミュレーション[12]は構造的記号 シミュレーション[10]の処理とほぼ同じであり、ある ハードウェア要素がテスト不可能となるようにXの論 理値割当てされていることを仮定する. 各状態遷移に おける X の論理値割当てにより, テスト可能なハード ウェア要素を最小限に見積る.

本論文では、悲観構造的記号シミュレーションの結 果を楽観構造的記号シミュレーションの結果に近づけ るようなX割当てを行う.

4. 構造的記号シミュレーションを用いたドン トケア割当て

4.1. 楽観構造的記号シミュレーションと悲観構造的 記号シミュレーションのテスト実行回数の比較

本節では、楽観構造的記号シミュレーション[12]及 び悲観構造的記号シミュレーション[12]のテスト可能 なハードウェア要素例を示す. 図2にデータパスとコ ントローラの RTL 回路例を示す.表1に図2で示した 回路例に対応した楽観構造的記号シミュレーションと 悲観構造的記号シミュレーションのテスト可能表を示 す.表1のテスト可能表は、1回1連続状態遷移を得 られ、被覆する状態信号系列から各状態遷移の各ハー ドウェア要素のテスト可能性の情報を示す.1列目に 状態遷移,2列目に ADD0 の出力信号線のテスト可能 性,3列目にADD1の出力信号線のテスト可能性,4列 目に R1 の出力信号線のテスト可能性,5 列目に R2 の 出力信号線のテスト可能性, 6 列目に R3 の出力信号線 のテスト可能性を示す.

テスト可能表の ADD0 に着目すると、楽観構造的記 号シミュレーションでは ST1~ST4 まで 4 回テスト可 能であるが、悲観構造的記号シミュレーションでは1 度もテスト可能でない. ADD1 は楽観構造的記号シミ ュレーションでは ST2~ST4 まで 3 回テスト可能であ るが悲観構造的記号シミュレーションでは1回のみテ スト可能である. R2 も楽観構造的記号シミュレーショ ンでは ST1~ST5 まで 5 回テスト可能であるか,悲観

表1. テスト可能表

	ADDO	ADD1	R1	R2	R3			ADDO	ADD1	R1	R2	R3
ST0			0		0		ST0			0		0
ST1	0		0	0	0		ST1			0		0
ST2	0	0	0	0	0		ST2			0	0	0
ST3	0	0	0	0	0		ST3		0	0		0
ST4	0	0	0	0	0		ST4			0		0
ST5			0	0	0		ST5			0		0
		-				-						

楽観構造的記号シミュレーション

悲観構造的記号シミュレーション

構造的記号シミュレーションでは1回のみテスト可能 である.このように、楽観構造的記号シミュレーショ ンと悲観構造的記号シミュレーションではテスト可能 なハードウェア要素数が異なる.したがって、悲観構 造的記号シミュレーションの制御信号がXのマルチプ レクサにCシンボルやOシンボルを伝搬できるような 制御値を割当てることで、ある時刻においてテスト可 能なハードウェア要素数を増加させ、推定フィールド ランダムテスタビリティの向上を図る.

4.2. C シンボル X 割当て手法

本節では C シンボルを伝搬させるための X 割当て 手法及び例を説明する.

マルチプレクサ m の制御信号が X であり, m の入 力信号線に1つ以上 C シンボルが伝搬され,出力信号 線に C シンボルが伝搬されていない場合,制御信号に C シンボルが伝搬するような制御値を割当てる. C シ ンボルを伝搬可能な全てのマルチプレクサに対して X 割当てが完了したら,構造的記号シミュレーションを 再度行う.

具体例を示す.図2のRTL回路において、マルチプ レクサ m2の制御信号がXであり、ADD0の出力信号 線に接続されている0番目の入力信号線にCシンボル が伝搬されていなり、1番目の入力信号線にはCシンボ ルが伝搬されていないとき、m2の制御信号に0番目 の入力信号線のCシンボルを出力信号線に伝搬させる ために制御信号を0に割当てる.m2の0番目の入力 信号線にCシンボルが伝搬されておらず、1番目の入 力信号線にCシンボルが伝搬されておる場合、制御信 号に1を割当てる.

4.3. O シンボル X 割当て手法

本節では、制御信号が X のマルチプレクサに対して 制御値を割当て、O シンボルを伝搬させる X 割当ての 手法、例を示す.

Algorithm Don't Care Filling to Control Signals of a Multiplexor								
for O Symbol Using Estimated Field Random Testability								
Input : <i>EFRT</i> , <i>SSS</i> , T_L , <i>H</i> , <i>control</i>								
Output : control								
1. $M_{list} = Mux_Outport_Testable(H, SSS);$								
for (each $i \in M_{list}$) then								
<pre>value = Mux_Control_Signal (i , Mlist);</pre>								
if (value == 'X') then								
5. A list = Create_EFRT_ALU_List (H, EFRT);								
6. for $(each j \in A_{list})$ then								
7. signal = Able_Connect_ALU(j, M _{list} , A _{list});								
8. if (signal == true) then								
9. $control = X_Filling_Mux (M_{list}, A_{list}, H);$								
10. break;								
11. endif								
12. endfor								
13. endif								
14. SSS = Calculate_SSS (H, control)								
15. $EFRT = Calculate_EFRT (H, T_L, SSS, control);$								
16. endfor								
17. return control;								
18. End								
図 3.O シンボル伝搬アルゴリズム								

図3は、ある時刻tのOシンボルの伝搬アルゴリズ ムである.まず、このアルゴリズムでは入力として推 定フィールドランダムテスタビリティ EFRT と、構造 的記号シミュレーション結果 SSS、ハードウェア要素 のテストライブラリ集合 T_L 、データパスのハードウェ ア要素の集合 H、コントローラ control を入力とし、出 力は制御信号中の一部のXに論理値が割当てられたコ ントローラ control である.

X 割当てを行う可能性があるマルチプレクサの集合 Mist を作成する.具体的には、ハードウェア要素の集 合Hから出力信号線が時刻tでテスト可能であるマル チプレクサのリストを作成する(1行目). Mlistの各マル チプレクサiについて、3行目から15行目の処理を繰 り返し実行する(2行目). 変数 value にマルチプレクサ iの制御信号値を代入する(3行目). value が X の場合 は、5行目から12行目の処理を行う(4行目). H中の 演算器から演算器の集合 Alist を作成する. Alist に格納 された演算器は推定フィールドランダムテスタビリテ ィをキーとして昇順にソートされる. (5 行目). Alistの 各演算器 i について,7行目から11行目の処理を行う (6行目). マルチプレクサiから演算器jにOシンボル を伝搬可能である場合, signal に true, 可能でなければ false を代入する(7 行目). signal が true の時, 8 行目か ら 11 行目の処理を行う(8 行目). マルチプレクサ i, マルチプレクサiから演算器jへ伝搬可能な経路にあ るマルチプレクサに対して, i から j に O シンボルを 伝搬できるような制御値を割当てる(9行目). for 文を 抜け出す(10行目).構造的記号シミュレーションを再 度行う(14行目). 推定フィールドランダムテスタビリ ティを再計算する(15 行目). X 割当てを行った制御信 号系列が格納された control を返す(17 行目).

以下に, O を伝搬させる X 割当ての例を図 2 の RTL 回路を用いて説明する.

図 2 の RTL 回路のマルチプレクサ m5, m3 の制御信 号が X であり, m5 の出力信号線がテスト可能であり, ADD0 より ADD1 の推定フィールドランダムテスタビ リティが低い時の状況について説明する.まず, M_{list}に 制御信号が X かつ出力信号線がテスト可能であるマル チプレクサ m5 を代入する.次に, m5 の制御値である X を value に代入する. value は X であるため, A_{list}に ADD1, ADD0 の順で推定フィールドランダムテスタ ビリティが昇順になるような演算器のリストを作成す る.m5 から ADD1 へ m3 を経由して O シンボルを伝 搬可能であるため, signal に true が代入され, m5 に制 御値 1, m3 に制御値 1 を代入する.構造的記号シミュ レーションを再度行い,推定フィールドランダムテス タビリティを再計算する.X割当てを行ったコントロ ーラ control を返す.

5. 実験結果

本実験では、kim[13]を対象回路とする.オリジナル コントローラに対して1回1連続状態遷移被覆する状 態信号系列を生成した.その後、楽観構造的記号シミ ュレーション及び悲観構造的記号シミュレーションを 実行し、各ハードウェア要素のテスト実行回数を求め た.演算器のテスト実行回数を向上させるため、制御 信号のX割当てを行い、その結果どの程度悲観構造的 記号シミュレーション実行後のテスト実行回数を楽観 構造的記号シミュレーション実行後のテスト実行回数 に近づけられるかを算出した.

表2にベンチマーク RTL 回路 kim に含まれる各ハ ードウェア要素のテスト実行回数及び推定フィールド ランダムテスタビリティを示す.1 行目に各ハードウ ェア要素,2 行目に各ハードウェア要素の推定フィー ルドランダムテスタビリティが 100%,すなわち完全 なテストを実現するためのテスト実行回数,3 行目に 楽観構造的記号シミュレーションを用いた場合の各ハ ードウェア要素のテスト実行回数と推定フィールドラ ンダムテスタビリティ,4 行目に悲観構造的記号シミ ュレーションを用いた場合の各ハードウェア要素のテ スト実行回数とフィールドランダムテスタビリティ, 5 行目にX割当てを用いた場合の各ハードウェア要素 のテスト実行回数と推定フィールドランダムテスタビ リティを示す.

表2の実験結果より、演算器の推定フィールドラン ダムテスタビリティを上げるようなX割当てをするこ とによって SUB1, ADD1 の推定フィールドランダム テスタビリティをそれぞれ 30.09%, 28.37%向上できた. また,楽観構造的記号シミュレーション,悲観構造的 記号シミュレーション,X割当て後のkim回路全体の 推定フィールドランダムテスタビリティはそれぞれ 95.20%, 81.00%, 82.24%だった. したがって, X 割当 てすることによって, 悲観構造的記号シミュレーショ ンの推定フィールドランダムテスタビリティが 1.24% 向上し、楽観構造的記号シミュレーションの推定フィ ールドランダムテスタビリティに近づけることができ た. しかしながら, SUB1, ADD1 以外の推定フィール ドランダムテスタビリティは向上しなかった.また, X 割当て前の全時刻の X 数は 564 個であり, X 割当て することで X 数は 542 個に減少した.

6.むすび

本論文では1回1連続状態遷移被覆する状態信号系 列を用いて、楽観及び悲観構造的記号シミュレーショ ンを実行後のテスト実行回数を基に X 割当てを行い、 テスト実行回数と推定フィールドランダムテスタビリ ティを算出することで X 割当て手法の評価をした.算 出した推定フィールドランダムテスタビリティを基に X 割当てすることによって、推定フィールドランダム テスタビリティを向上することができた.しかしなが ら、一部の演算器の推定フィールドランダムテスタビ リティしか向上させることができなかった.したがっ て、演算器だけではなく、レジスタやマルチプレクサ など、他のハードウェア要素の推定フィールドランダ ムテスタビリティも考慮した X 割当てアルゴリズムを 検討する必要がある.

今後の課題としては、複数のベンチマーク回路を用 いて実験することで本アルゴリズムの有用性を評価す ることが挙げられる.

参考文献

- [1] 藤原 秀雄, "ディジタルシステムの設計とテスト,"工学図書株式会社, 2004.
- [2] W. Wang, et al., "Compact Modeling and Simulation of Circuit Reliability for 65-nm CMOS Technology," IEEE Trans. on Device and Material

表 2. kim 回路の実験結果

		各ハードウェア要素									
		R1	R2	R3	R4	R5	R6	SUB0	SUB1	ADD0	ADD1
完全なテストのための テスト実行回数		8	8	8	8	8	8	44	-	106	106
	楽観	33 (100)	33 (100)	22 (100)	23 (100)	8 (100)	22 (100)	18 (94.82)	6 (69.11)	18 (97.12)	9 (90.54)
1回1連統 状態遷移 被覆	悲観	31 (100)	28 (100)	8 (100)	19 (100)	5 (96.88)	3 (92.19)	10 (87.92)	1 (36.31)	15 (95.13)	2 (55.09)
(37系列)	X割当て後	31 (100)	28 (100)	8 (100)	19 (100)	5 (96.88)	3 (92.19)	10 (87.92)	4 (66.40)	15 (95.13)	6 (83.46)

Reliability, Vol.7, No.4, pp.509-517, 2007.

- [3] H. Fujiwara, Logic Testing and Design for Testability, The MIT Press, 1985.
- [4] Edward J. McCluskey, "Built-In Self-Test Techniques," IEEE Design & Test of Computers, vol.2, no.2, pp.21-28, April 1985.
- [5] J.A.Waicukauski, E.Lindbloom, B.L.Rosen, and V.S.Iyengar, "Transition fault simulation" IEEE Design and Test of Computers, Vol.4, pp.32-38, 1987
- [6] S Grosh, S Bhunia, A Raychowdhury and K Roy "Delay Faults Localization in Test-Per-ScanBIST" 12th IEEE IOLTS'06, July 2006.
- [7] F.Yang, S.Chakravarty, N Devta-Pasanna, S.M.Reddy and I. Pomeranz "An Enhanced Logic Archutecture for Online Testing" 14th IEEE IOLTS'08, July 2008.
- [8] M. Abadir and M. Breuer, "Constructing optimal test schedules for VLSI circuits having built-in test hardware," in Proc. Int. Symp. Fault-Tolerant Comput., pp. 165–170, June 1985.
- [9] 池ヶ谷祐輝,石山悠太,細川利典,吉村正義,"n 回状態遷移被覆に基づく非スキャンオンライン テスト法,"vol. 119, no. 247, DC2019,2019 年 10 月.
- [10] 豊岡雄大,渡辺悠樹,細川利典,吉村 正義"フィ ールドテストのための k 連続状態遷移に基づく 状態信号系列を用いたフィールドランダムテス タビリティの評価,"信学技報, vol.122, no.134, DC2022-4,pp.19-24, 2022 年7月.
- [11] Yudai Toyooka, Haruki Watanabe, Toshinori Hosokawa, Masayoshi Yoshimura "An Evaluation of Estimated Field Random Testability for Data Paths at Register Transfer Level Using Status Signal Sequences Based on k-Consecutive State Transitions for Field Testing", 2023 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), pp.1-6, Oct 2023.
- [12] 豊岡雄大,細川利典,吉村正義"レジスタ転送レベルにおけるデータパスの推定フィールドランダムテスタビリティ改善のための追加状態信号系列生成について"信学技報,vol.123, no.389, DC2023-102,pp.47-52,2024年2月.
- [13] M. T. -C. Lee, "High-Level Test Synthesis of Digital VLSI Circuits," Artech House Publishers, 1997.
- [14] Michael L. Bushnell and Vishwani D. Agrawal.
 "Essentials of Electronic Testing for Digital, Memory & Mixed -Signal VLSI Circuits," Kluwer Academic Publisher, 2000.
- [15] P. H. Bardell, "Design considerations for parallel pseudorandom pattern generators," *J. Electron. Testing: Theory Applicat.*, vol. 1, no. 1, pp.73–87, 1990.