2-18

フィールドテストにおけるk連続状態遷移に基づく状態信号系列を用いた データパスのランダムテスタビリティの推定値に関する評価 日大生産工(院) 〇豊岡雄大 日大生産工 渡辺悠樹 日大生産工 細川利典 京産大 吉村正義

1. まえがき

近年,超大規模集積回路(Very Large Scale Integrated circuits: VLSI)が社会の様々なシステムの中で利用され るようになり, 医療機器, 交通, 自動車制御などの高 い信頼性が要求されるものにも多く用いられている. 一方で、半導体技術の発展により回路の複雑化、微細 化, 高速化が進み, 製造ばらつきや回路の経年劣化へ の対応が問題となっている[1,2]. 特に、システム稼働 中の回路の経年劣化については現在でもライフタイム の予測や出荷前の信頼性試験および寿命試験が行われ ているが、個々の回路により実際の使用状況や使用環 境は異なっており,劣化の進み具合も変化するため, それらを事前に把握することは困難である.劣化によ る障害発生を防ぐ手段の一つとして、現状では動作マ ージン設計が行われているが,回路の製造ばらつき, 動作環境、使用年数などの最悪の場合を考慮しながら 決定するため、過大な動作マージンとなって VLSI の 性能を犠牲にする可能性がある[1]. それゆえ, 製造テ ストに加えて,過大な動作マージンを避けるために VLSI が搭載された後のフィールドテストが重要とな ろ.

スキャン設計[3]と組込み自己テスト(Built-In Self-Test: BIST)[4]を組合せたスキャンベース BIST に基づ くフィールドテスト手法[5-7]が提案されている. BIST は,他のテスト手法と比較して,実動作速度テスト, テスト生成ツールの必要性の排除など,いくつかの利 点[1,8]があるが,スキャンベース BIST に基づくフィ ールドテストではテスト実行時間の増大が課題として 挙げられる.フィールドテストは電源オン/オフの短い 時間でVLSIを網羅的にテストすることが理想である. そのため,データパスとコントローラから構成される



図1. フィールドテストアーキテクチャ

レジスタ転送レベル(Register Transfer Level: RTL)回路 に対する非スキャン設計ベースのフィールドテストに 焦点を当て、故障検出率の改善、小面積化、テスト実 行時間の短縮を実現する手法が提案されている[9,10]. 文献[9]では、故障検出率の向上を図るため、コントロ ーラにおけるn回状態遷移被覆[9]を用いて状態信号系 列を生成している.しかしながら、文献[9]ではデータ パスの動作に着目していないため、データパス中のハ ードウェア要素(レジスタ、マルチプレクサ、演算器、 信号線)のテストを十分に行うことができていない.ま た, 文献[10]ではこれらの課題を解決するために, コン トローラの n 回 k サイクル連続で実行される状態遷移 をすべて列挙し、それらをすべて実行可能であり、か つできる限り短い状態信号系列を生成するn回k連続 状態遷移被覆信号系列を用いたフィールドテスト手法 が提案され, RTL でのフィールドランダムテスタビリ ティの評価尺度として、テストk能率が提案された. [10]しかしながら、算出されたテスト可能率を用いて、 論理合成を実行した回路から算出した故障検出率との 相関を評価した結果、強い正の相関関係は認められな かった.本論文では、新たな評価尺度として推定フィ ールドランダムテスタビリティを提案し、与えられた 状態信号系列から生成される制御信号系列とレジスタ 転送レベルでのデータパスの構造を用いた構造的記号 シミュレーションを実行し,RTL における推定フィー ルドランダムテスタビリティを算出する. その推定フ ィールドランダムテスタビリティと論理合成後の回路 の故障検出率との相関を解析する.

本論文では以下のように構成されている.第2章で は、非スキャンベースのフィールドテストのためのア ーキテクチャを述べる.第3章では、構造的記号シミ ュレーションを用いたデータパスの推定フィールドラ ンダムテスタビリティを提案する.第4章では高位設 計ベンチマーク回路[11]を用いた実験結果を示す.最 後に第5章で、結論と今後の課題について述べる.

2. 非スキャンベースフィールドテスト

2.1. 非スキャン設計

ー般に、現状のフィールドテストではスキャンテス トが用いられることが多い.これは、テストパターン としてランダムパターンを用いた場合でもある程度高 い故障検出率が保証されているためである.しかしな がら、シフト動作時には各スキャンフリップフロップ (Flip-Frop:FF)に値を設定するため、シフト動作におけ るテスト実行時間の増大という問題点が挙げられる. これらの理由から、文献[9,10]では非スキャンテスト によるフィールドテストを対象とする.また、非スキ ャンテストの問題点である故障検出率を改善する手法 を 2.2 節~2.3 節で説明する.

An Evaluation of Estimated Field Random Testability for DataPaths at Register Transfer Level Using Status Signal Sequences Based on k-Consecutive State Transitions for Field Testing

Yudai TOYOOKA, Haruki WATANABE, Toshinori HOSOKAWA and Masayoshi YOSHIMURA

2.2. n回k連続状態遷移被覆

コントローラに入力する状態信号は、故障検出率向 上のために、どのような状態信号を与えるかが重要な 問題となる.文献では、全てのk連続(kは自然数)状態 遷移を被覆するための状態信号系列を与える.一般に、 テストパターンとしてランダムパターンを用いる場合、 回路動作に偏りが生じ、未検出故障数が増加する可能 性がある.それゆえ、コントローラの全てのk連続状 態遷移を少なくとも1回実行することで、可能な限り 回路動作が偏らないようにし、新たな故障を検出する 可能性を向上させる.また、更なる故障検出率の向上 を達成するため、全ての状態遷移を少なくともn回(n は自然数)被覆するような状態信号系列生成を行う.

2.3. RTL フィールドテストアーキテクチャ

フィールドテスト手法を実現するために, RTL 回路 にテスト容易化設計(Design for Testability: DFT)を行う. 図 1 に本論文で用いる RTL 回路のアーキテクチャを 示す.図1における CUT は,コントローラとデータパ スである.また,擬似乱数パターン発生器(Pseudo Random Pattern Generator: PRPG)として線形帰還型シフ トレジスタ(Linear Feedback Shitt Register : LFSR) [12], テスト応答圧縮回路(Test Response Compactor: TRC)と して(Multiple Input Shift Register: MISR)[12]を用いて いる. さらに, LFSR の初期値となるシード値やシグネ チャの期待値,n回k連続状態遷移被覆によって生成 した状態信号系列をメモリから与える. コントローラ の入力は、データパスが出力する状態信号と、メモリ に格納されているテスト用の状態信号とをマルチプレ クサを用いて選択可能とする. データパスの状態信号 線には故障影響が伝搬する可能性があるため, MISR に分岐することで可観測性を向上させる. データパス の入力は、本来の外部入力と LFSR が出力するランダ ムテストパターンとをマルチプレクサにより選択可能 とする. データパスの出力は、外部出力と MISR への 入力に分岐する. MISR はデータパスの出力を圧縮し、 シグネチャとして期待値とともに比較器に入力される. 比較器は、シグネチャとその期待値との比較結果によ って正常信号もしくは異常信号をテスト用外部出力 TestPO へ出力する.フィールドテスト用に挿入したマ ルチプレクサの制御信号線は新たに付加した外部入力 Test と接続する.

3. 構造的記号シミュレーションを用いた 推定フィールドランダムテスタビリティ算出

3.1. 構造的記号シミュレーション

データパスの構造と制御信号系列に基づいて行われ るシミュレーションを構造的記号シミュレーションと 呼ぶ[10].構造的記号シミュレーションは、すべての 時刻の外部入力、定数に可制御であることを示すCシ ンボル[10]を割当て、伝搬させ、その後外部出力から 入力方向に向けて可観測であることを示すOシンボル [10]を割当て、伝搬する.構造的記号シミュレーショ ンはテスト実行可能な信号線を判定するために実行さ れる.

データパスはハードウェア要素とそれらを接続する 信号線,及びコントローラへ出力する状態信号線から 構成される.ハードウェア要素は多入力1出力の演算 器,マルチプレクサ,レジスタ,外部入力,定数,外 部出力,信号線がある.

(定義1:テスト可能な信号線)

時刻 t で,ある信号線に C シンボルと O シンボルが 割当てられている時,その信号線をテスト可能な信号 線という.

(定義2:テスト実行回数)

データパスのある信号線がテスト可能である時刻数 をその信号線のテスト実行回数という.

(定義3: テスト可能率)

回路全体のハードウェア要素や信号線の中でテスト可 能なものの割合を百分率で表したものをテスト可能率 という.

3.2.ハードウェア要素の推定フィールド テスタビリティ計算

A. 制御信号のないハードウェア要素(演算器, REG)

あるハードウェア要素 α の各入力信号線に LFSR を 出力信号線に MISR を接続した回路を α のテストライ ブラリと呼ぶ. α のテストライブラリにおいて, LFSR にあるシードを与えて擬似ランダムパターンテストを 実行して得た故障検出率を α の推定フィールドランダ ムテスタビリティと呼ぶ.ただし、 α は論理合成され た回路であり、ランダムパターンテストを実行するサ イクル数は α の出力信号線のテスト実行回数である.

B. 制御信号線のあるハードウェア要素(MUX)

あるハードウェア要素 β の各入力信号線に LFSR を, 出力信号線に MISR を接続した回路を β のテストライ ブラリと呼ぶ. β のテストライブラリにおいて,制御 信号線に論理値,LFSR にあるシードを与えて擬似ラ ンダムパターンテストを実行して得た故障検出率を β の推定フィールドランダムテスタビリティと呼ぶ.た だし、 β は論理合成された論理回路である. β の入力 数を n とすると、入力信号線 i (1≦i≦n)に対応する β の制御信号で実行するテストサイクル数は i のテスト 実行回数である.したがって、 β のテスト実行サイク ル数は $\sum_{i=1}^{n} TE_i$ である.ただし、 TE_i は信号線 i のテス ト実行回数である.

(例)4 入力マルチプレクサの制御信号値 00,01,10,11 に対応するマルチプレクサの入力信号線のテスト実行 回数をそれぞれ2,0,7,4とすると、その推定フィー ルドランダムテスタビリティを算出するためには、 2+0+7+4=13 サイクル分擬似ランダムパターンテスト を実行する.

3.3.推定フィールドランダムテスタビリティの 計算アルゴリズム

図2は,推定フィールドランダムテスタビリティの 計算アルゴリズムである.まず,このアルゴリズムで は入力としてデータパス中の制御信号を持たないハー ドウェア要素の集合Hと,制御信号を持つハードウェ ア要素H_cと構造的記号シミュレーション結果SSS,ハ ードウェア要素のテストライブラリの集合T_Lを入力と し,出力はデータパスの推定フィールドランダムテス タビリティ EFRT である.

まず,データパス中のハードウェア要素の推定検出 故障数の総和 EDF とハードウェア要素の故障の総和 F を 0 に初期化する(step2). H の各ハードウェア要素 i に ついて, step4~step8 の処理を繰り返す(step3). SSS か ら i の出力信号線のテスト実行回数を取得し, n に代 入する(step4). T_L から i のテストライブラリtlib_iを取 得する(step5). tlib_iに n を与えて i に対して擬似ラン ダムパターンテストを n サイクル実行したときの推定

| 1. | Calc Estimated Field Testability |
|-----|---|
| | (Input : SSS, H, H_c, T_L Output : EFRT) { |
| 2. | EDF=F=0; |
| З. | for(each $i \in H$) { |
| 4. | <pre>n = TestExecutionCountH(I, SSS);</pre> |
| 5. | $tlib_l = \text{Get}_\text{Testlib}(i, T_L);$ |
| 6. | (F_i, EDF_i) = Estimate_Detected_Faults_H(n, tlib _i); |
| 7. | $EDF += EDF_{i}$ |
| 8. | $F += F_i$; |
| 9. | } |
| 10. | for (each $j \in H_c$) { |
| 11. | N = TestExecutionCountHc(j, SSS); |
| 12. | $tlib_j = \text{Get}_{tib}(j, T_L);$ |
| 13. | <pre>(F_j, EDF_j) = Estimate_Detected_Faults_Hc(N, tlib_j);</pre> |
| 14. | $EDF += EDF_{i}$ |
| 15. | $F += F_i$; |
| 16. | } |
| 17. | ÉFRT = EDF×100 / F; |
| 18. | retum EFRT; |
| 19. | } |

図2. 推定フィールドテスタビリティの計算アルゴリズム

検出故障数 EDF_i を算出し, i の故障数 F_i を取得する (step6). EDF に EDF_i を加算し EDF を更新する(step7). F に F_i を加算し F を更新する(step8). H_c の各ハード ウェア要素 j について step11~step15 の処理を繰り返 す(step10). SSS から j の各入力信号線のテスト実行回 数を取得し, テスト実行回数集合 N に代入する (step11). N の要素数は j の入力数である. T_L から j の テストライブラリ $tlib_j$ を取得する(step12). $tlib_j$ に N を与えて, j に対して擬似ランダムパターンテストを k サイクル実行した時の推定検出故障数 EDF_j を算出し, j の故障数 F_j を取得する(step13). EDF に EDF_j を加算し EDF を更新する. (step14). F に F_j を加算し F を更新 する(step15). EFRT = $\frac{EDF \times 100}{F}$ より EFRT を算出する (step17). EFRT を返す(step18).

以下に, EFRT を求める手順を例題回路を用いて説明 する.

図3にデータパス例題回路の図を示す. 例題回路 において推定フィールドランダムテスタビリティ計算 の対象となるハードウェア要素数は9である. 制御信 号を持たないハードウェア要素の集合 H, 制御信号を 持つH_cは以下の通りである.

H={ADD, LESS, R1, R2, R3, R4} *H_c*={M1, M2, M3} ハードウェア要素 M1, M2, M3 の制御信号線はそれ ぞれ m1, m2, m3 であり,入力数は 2 である.また, SSS の結果から各ハードウェア要素のテスト実行回数 は*n_{ADD}*:4, *n_{CMP}*:3, *n*_{R1}:1, *n*_{R2}:5, *n*_{R3}:4, *n*_{M1}:(0, 1), *n*_{M2}:



図3. データパス例題回路

(2,1), n_{M3}: (1,1)であるとする. 各ハードウェア要素 のテストライブラリ tlib から推定検出故障数を算出す る. マルチプレクサのテスト実行回数は制御信号値が 0のの場合テスト実行回数と制御信号値が1の場合の テスト実行回数を左から順に括弧で示し、"、"で区切 る. 各ハードウェア要素のEDFiは各ハードウェア要素 のテストライブラリtlib_iから算出される故障検出数の 推定値である.この例においては以下のように示され る. EDF_{ADD}:1328, EDF_{SUB}:1183, EDF_{R1}:64, EDF_{R2}:124, EDF_{R3} :124, EDF_{M1} :136, EDF_{M2} :243, EDF_{M3} :138 \heartsuit ある. したがってこれらの総和である EDF は 2740 で ある. 各ハードウェア要素の故障数の総和 F は 8350 であることから、例題回路の推定フィールドランダム テスタビリティは 32.81% (^{2740×100})であることがわか 8350 る.

4. 実験結果

本実験では、kim、maha, sehwa の 3 つの RTL 回路 を対象回路とする. 各 RTL 回路のコントローラに対し て1回1連続状態遷移被覆する状態信号系列及び2回 4 連続状態遷移被覆する状態信号系列を生成し、各状 態信号系列に対して推定フィールドランダムテスタビ リティの算出を行った. また、コントローラの制御信 号に含まれる X に対して 10000 回ランダムに X 割当 てを行った. その後、論理合成を行いゲートレベル回 路に対して故障検出率の算出を行った. 故障モデルは 単一縮退故障であり、データパス及びコントローラ内 の全故障を評価対象とする. 故障検出率の算出には、 内製の故障シミュレーションツールを用いた. また、 論理合成には、Synopsys 社製の Design Compiler を用 いた.

図4に対象とする3つのRTL回路で1回1連続状態 遷移被覆する状態信号系列を用いて相関を解析した実 験結果を示す.上段に縮退故障検出率と推定フィール ドランダムテスタビリティとの関係を表したグラフを 示す.

図5に対象とする3つのRTL回路で2回4連続状 態遷移被覆する状態信号系列を用いて相関を解析した 実験結果を示す.上段に縮退故障検出率と推定フィー ルドランダムテスタビリティとの関係を表したグラフ を示す.

図4の実験結果より,各回路の推定フィールドラン ダムテスタビリティと,縮退故障検出率との相関係数 を算出した.kimでは0.946であり,mahaは0.795, sehwaは0.949であった.また,推定フィールドラン ダムテスタビリティが増加すると縮退故障検出率も増 加していることがわかる.

図5の実験結果より、各回路の推定フィールドラン ダムテスタビリティと、縮退故障検出率との相関係数 を算出した.kimでは0.511であり、mahaは-0.132、 sehwaは0.976であった.kim、sehwaでは推定フィー ルドランダムテスタビリティが増加すると縮退故障検 出率も増加していることがわかる.一方、mahaでは sehwaのような強い正の相関は認められなかった.こ れは、mahaでは推定フィールドランダムテスタビリ ティの範囲が0.04%と非常に小さいため、RTLの段階 で故障検出率を見積るうえで生じる最低限の誤差であ ると考えられる.







図5.2回4連続状態遷移被覆信号系列を用いた推定フィールドテスタビリティ

5. むすび

本論文では1回1連続状態遷移被覆する状態信号系 列及び2回4連続状態遷移被覆する状態信号系列を用 いて、構造的記号シミュレーションによるRTLにおけ る推定フィールドランダムテスタビリティを算出した. その推定フィールドランダムテスタビリティと論理合 成後の回路での故障検出率との相関を解析したところ、 平均で0.698、最大で0.976と強い正の相関があると 考えられる.このことから、RTL 回路における段階で 論理合成を行ったゲートレベル回路でのランダムパタ ーンテスト実行時の故障検出率を見積ることができる.

今後の課題として, SAT (boolean SATisfiability testing)などを用いて,推定フィールドランダムテス タビリティを向上させるような制御信号のX割当て手 法を提案し,さらに故障検出率を増加させることが挙 げられる.

参考文献

- [1] 藤原 秀雄, "ディジタルシステムの設計とテスト,"工学図書株式会社, 2004.
- [2] W. Wang, et al., "Compact Modeling and Simulation of Circuit Reliability for 65-nm CMOS Technology," IEEE Trans. on Device and Material Reliability, Vol.7, No.4, pp.509-517, 2007.
- [3] H. Fujiwara, Logic Testing and Design for Testability, The MIT Press, 1985.
- [4] Edward J. McCluskey, "Built-In Self-Test Techniques," IEEE Design & Test of Computers, vol.2, no.2, pp.21-28, April 1985.

- [5] J.A.Waicukauski, E.Lindbloom, B.L.Rosen, and V.S.Iyengar, "Transition fault simulation" IEEE Design and Test of Computers, Vol.4, pp.32-38, 1987
- [6] S Grosh, S Bhunia, A Raychowdhury and K Roy "Delay Faults Localization in Test-Per-ScanBIST" 12th IEEE IOLTS'06, July 2006.
- [7] F.Yang, S.Chakravarty, N Devta-Pasanna, S.M.Reddy and I. Pomeranz "An Enhanced Logic Archutecture for Online Testing" 14th IEEE IOLTS'08, July 2008.
- [8] M. Abadir and M. Breuer, "Constructing optimal test schedules for VLSI circuits having built-in test hardware," in Proc. Int. Symp. Fault-Tolerant Comput., pp. 165–170, June 1985.
- [9] 池ヶ谷祐輝,石山悠太,細川利典,吉村正義,"n 回状態遷移被覆に基づく非スキャンオンライン テスト法,"vol. 119, no. 247, DC2019,2019 年 10 月.
- [10] 豊岡雄大,渡辺悠樹,細川利典,吉村 正義"フィ ールドテストのための k 連続状態遷移に基づく 状態信号系列を用いたフィールドランダムテス タビリティの評価,"信学技報,vol.122, no.134, DC2022-4,pp.19-24, 2022 年7月.
- [11] M. T. -C. Lee, "High-Level Test Synthesis of Digital VLSI Circuits," Artech House Publishers, 1997.
- [12] Michael L. Bushnell and Vishwani D. Agrawal.
 "Essentials of Electronic Testing for Digital, Memory & Mixed -Signal VLSI Circuits," Kluwer Academic Publisher, 2000.