フィールドテストのための状態信号系列を用いた構造的記号シミュレーション

によるテスト可能率の評価に関する研究

日大生産工(学部) ○豊岡雄大 日大生産工(院) 池ヶ谷裕輝

三菱電機(株) 石山悠太 日大生産工 細川利典 京産大 吉村正義

1. はじめに

近年,超大規模集積回路(Very Large Scale Integrated circuit: VLSI)が社会の様々なシステムの中で利用される ようになり,高い信頼性が要求されるものに多く用いら れている.一方で,半導体技術の発展により回路の複雑 化,微細化が進み,製造ばらつきや回路の経年劣化への 対応が問題となっている[1][2].現在でもライフタイム の予測や出荷前の信頼性試験および寿命試験が行われて いるが,回路により実際の使用状況や使用環境は異なっ ており,劣化の進み具合も変化するため,それらを事前 に把握することは困難である.障害を回避する一つの手 段として,通常動作時に回路の出力や内部信号線の値を 監視するフィールドテストが用いられる[1].

また、製造段階での面積制約を考慮する必要があるた め、面積オーバヘッドも重要な問題となる. さらに、電 源の投入と同時にテストを行うため、短時間でのテスト が必要である.高信頼性を達成するための手法として, あらかじめ生成したテストパターンをメモリに格納し, 短時間で少しずつテストを行う手法が挙げられる.しか しながら、この手法ではメモリによる面積オーバヘッド が増大するという問題点が挙げられる.一方で、面積オ ーバヘッドを削減する手法として組込み自己テスト (Built-In Self-Test: BIST)[3]が挙げられる. この手法 では、VLSI にテストパターンを生成する回路を挿入する ことで、テストパターンをメモリに格納する必要がなく、 メモリによる面積オーバヘッドの増大を抑制することが 可能である.しかしながら、BIST のみでは、十分な故障 検出率を達成可能な疑似ランダムテストパターンの生成 が困難であり、高信頼性を達成することは困難である. さらにスキャン設計と BIST を組合せた STUMPS 構造[5]が 提案されているが、シフト動作によるテスト実行時間の 増大に対する課題が残る.

文献[4]では、データパスとコントローラから構成され るレジスタ転送レベル(Register Transfer Level: RTL)回 路に対する非スキャンベースフィールドテストに焦点を 当て、故障検出率の改善、小面積化、テスト実行時間の 短縮を実現するためのテスト容易化設計と状態信号系列 生成手法が提案されている.しかしながら、文献[4]では、 コントローラの状態遷移の実行を被覆する状態系列をフ ィールドテストで用いており、データパスの動作に着目 していないため、データパス中のレジスタ、マルチプレ クサ、演算器のテストを十分に実行できていない可能性 がある.

以上の理由から、本論文では文献[4]で提案された状態 遷移を被覆する状態信号系列によるテスト不可能なハー ドウェア要素を特定するために、スキャンテスト用の構造的記号シミュレーション[6]を非スキャンテスト用に拡張して評価する.

第2章ではコントローラの n 回状態遷移被覆[4]に基づ く状態信号系列生成法を説明する.第3章では,非スキャ ンテストのための k 時間構造的記号シミュレーションや 手法を提案する.第4章で実験結果を示し,第5章は結論 と今後の課題について述べる.

2. n回状態遷移被覆に基づく非スキャンベース フィールドテスト

2-1. 文献[4]の手法の概要

本章では、文献[4]で提案された n 回状態遷移被覆に基 づく非スキャン設計ベースフィールドテスト法を説明す る. 文献[4]の手法において、1 つ目の特徴は、非スキャ ン設計の回路でより小面積オーバヘッドかつ短時間のテ ストを行う、2 つ目の特徴は、決定的パターンとランダム パターンを併用して故障検出率の向上を図ることである.

2-2. 非スキャンテスト

現状のフィールドテストではスキャンベーステストが 主流である.スキャンベーステストでは、疑似ランダム パターンを使用してある程度高い故障検出率が達成でき る.しかしながら、スキャンフリップフロップ(FF)は通 常のFF より面積が大きいため、回路が大規模化するほど スキャン FF 数が増加し、面積オーバヘッドが増大する. また、シフト動作で各スキャン FF に値を設定する.回路 の大規模化により一つのスキャンチェーンに接続されて いるスキャン FF 数が増加し、テスト実行時間が増大する ため、シフト動作時のサイクル数も増加する.これらの 理由から、本手法では非スキャン設計のフィールドテス トに着目する.

2-3. コントローラの n 回状態遷移被覆

コントローラに入力する状態信号は、前述のとおり決 定的パターンを用いる.その際、故障検出率向上のため に、どのような状態信号を与えるかが重要な問題となる. 文献[4]では、全ての状態遷移を被覆するための状態信号 系列を与える.一般に、テストパターンとして疑似ラン ダムパターンを用いる場合、回路動作に偏りが生じ、未 検出故障数が増加する可能性がある.それゆえ、コント ローラの全ての状態遷移を少なくとも1回実行することで、 可能な限り回路動作が偏らないようにし、新たな故障を 検出する可能性を向上させる.また、更なる故障検出率

An Evaluation of Testability Ratio by Structural Symbolic Simulation — Using Status Signal Sequences for Field Testing —

-266 -



図1. RTL フィールドテストのアーキテクチャ

の向上を達成するため、全ての状態遷移を少なくとも n 回(n は自然数)被覆するような状態信号系列生成を行う. この状態信号系列により、全ての状態遷移を少なくとも1 回だけ被覆する場合よりもさらに多くの故障を検出する ことを図る.

2-4. フィールドテストのアーキテクチャ

フィールドテスト手法を実現するために, RTL 回路に テスト容易化設計(DFT)を行う.図1に文献[4]で提案され ているアーキテクチャを示す. 図1においてテスト対象回 路(CUT)は、コントローラとデータパスである.また、疑 似ランダムテストパターン生成器として LFSR, テスト応 答圧縮器として MISR を用いる. さらに LFSR の初期値と なるシード値やシグネチャの期待値, n 回状態遷移被覆に よって生成した状態信号系列をメモリから与える. コン トローラの入力は、データパスが出力する状態信号と、 メモリに格納されているテスト用の状態信号とをマルチ プレクサ(MUX)を用いて選択可能とする.データパスの状 態信号線には故障影響が伝搬する可能性があるため,外 部出力に接続することで可観測性を向上させる. データ パスの入力は、本来の外部入力と LFSR が出力する疑似ラ ンダムテストパターンとをマルチプレクサ(MUX)により選 択可能とする.データパスの出力は、外部出力と MISR へ の入力に分岐する. MISR はデータパスの出力応答を圧縮 し、シグネチャとして期待値とともに比較器(Less)に入 力される.比較器は、シグネチャとその期待値との比較 結果によって正常信号もしくは異常信号をテスト用外部 出力へ出力する.

3. 構造的記号シミュレーションの概要

文献[4]で提案された手法において、故障検出率は十分 に高いとは言えない. それゆえ、本論文では、コントロ ーラのn回状態遷移を行う状態信号系列を印加することに より、コントローラからデータパスへ出力される制御信 号系列を用いてデータパスに対して構造的記号シミュレ ーション[6]を実行して、テスト可能な信号線とそのテス ト実行回数を評価し、テストができていないデータパス のハードウェア要素を特定する.まず文献[6]で提案され



たスキャンテスト用の構造的記号シミュレーションを非 スキャンテスト用の構造的記号シミュレーションに拡張 する.

(定義1: k時間構造的記号シミュレーション)

以下に述べるデータパスの k 時間展開モデルと制御信 号系列に基づいて行われる手続き 1~4 までの処理を k 時 間構造的記号シミュレーションと呼ぶ.構造的記号シミ ュレーションは、データパスのハードウェア要素のテス ト可能性を判定するための処理である.

ここで,ハードウェア要素とはデータパスのモジュール(演算器,レジスタ,マルチプレクサ)を接続する信号線と制御信号線の縮退故障のことである.

(定義2: Cシンボル[5])

C シンボルとは,各信号線に対して割当てられ,Cシン ボルが割当てられた信号線は外部入力または定数から可 制御であることを示す.

(定義3:0シンボル)

0 シンボルとは、各信号線に対して割当てられ、0 シン ボルが割当てられた信号線は外部出力または状態信号線 で可観測であることを示す.

データパスの時間展開数をkとすると、時刻tを0に設定し、以下の手続き1と2を実行する.実行後、時刻tを 1つインクリメントし、t < kが成り立つ限り、手続き1 と2を繰り返し実行する.

(手続き1)

定数の出力信号線,外部入力に接続している信号線に制 御可能なシンボル(*C*シンボル[5])を割当てる.また, 時刻 t でコントローラから出力される制御信号値を制御信 号線に割当てる.

(手続き2)

下記の伝搬規則 1~7 にしたがって, *C*シンボルを外部入 力から外部出力方向へ伝搬する.

(伝搬規則 1)時刻 t で,ある演算器のすべての入力信号 線に C シンボルが割当てられている場合,時刻 t でその演 算器の出力信号線に C シンボルが割当てられる.

(伝搬規則 2)時刻 t で,あるマルチプレクサの制御信号線に論理値が割当てられ,かつ制御信号線の論理値に対

An Evaluation of Testability Ratio by Structural Symbolic Simulation — Using Status Signal Sequences for Field Testing —



図3. 状態遷移被覆率50%の4時間展開モデル



図 4. 状態遷移被覆率 100%の 4 時間展開モデル

応するマルチプレクサの入力信号線にCシンボルが割当て られている場合,時刻 t で,そのマルチプレクサの出力 信号線にCシンボルが割当てられる.

(伝搬規則 3)時刻 t で,あるレジスタの制御信号線に 1(ロードモード)が割当てられ,かつそのレジスタの入力 信号線にCシンボルが割当てられている場合,時刻 t+1 で, そのレジスタの出力信号線にCシンボルが割当てられる.

(伝搬規則 4)時刻 t で,あるレジスタの制御信号線に 0(ホールドモード)が割当てられ,かつそのレジスタの出 力信号線に C シンボルが割当てられている場合,時刻 t+1 で,そのレジスタの出力信号線に C シンボルが割当てられ る.

(伝搬規則 5)時刻 t で,ある分岐元信号線に C シンボル が割当てられている場合,時刻 t で,その分岐先のすべ ての信号線に C シンボルが割当てられる.

(伝搬規則 6)時刻 t で, あるマルチプレクサの全入力信

号線にCシンボルが割当てられている場合,時刻 t で,そ のマルチプレクサの出力信号線にCシンボルが割当てられ る.

(伝搬規則 7)時刻 t で,ある制御信号線を持たないレジ スタの入力信号線にCシンボルが割当てられている場合, 時刻 t+1 で,そのレジスタの出力信号線にCシンボルが割 当てられる.時間展開数をkとすると,時刻 t を k-1 に設 定し,以下の手続き3と4を実行する.実行後,時刻 t を 1つデクリメントし, t ≥ 0 が成り立つ限り,手続き3と 4 を繰り返し実行する.

(手続き3)

外部出力に接続している信号線と状態信号線に0シンボル を割当てる.

(手続き4)

下記の伝搬規則 8~13 にしたがって、0 シンボルを外部 出力から外部入力方向へ伝搬する.

(伝搬規則 8) 時刻 t で,あるマルチプレクサにおいて, その出力信号線に0シンボルが割当てられ,かつその制御 信号線に論理値が割当てられている場合,その制御信号 線の論理値に対応するそのマルチプレクサの入力信号線 に0シンボルを割当てる.

(伝搬規則9)時刻 t で,ある演算器において,出力信 号線に0シンボルが割当てられ,かつその演算器のi番目 の入力信号線以外の全ての入力信号線にCシンボルが割当 てられている場合,その演算器のi番目の入力信号線に0 シンボルを割当てる.

(伝搬規則 10) 時刻 t で,ある制御信号線を持たない レジスタにおいて,その出力信号線に0シンボルが割当て られている場合,時刻 t-1のそのレジスタの入力信号線に 0シンボルを割当てる.

(伝搬規則 11) 時刻 t で,ある分岐先信号線に 0 シン ボルが割当てられている場合,その分岐元信号線に 0 シ ンボルを割当てる.

(伝搬規則 12) 時刻 t で,ある制御信号線を持つレジ スタにおいて,その出力信号線に0シンボルが割当てられ, かつ時刻 t-1 でそのレジスタの制御信号線に1(ロードモ ード)が割当てられている場合,時刻 t-1 でそのレジスタ の入力信号線に0シンボルを割当てる.

(伝搬規則 13) 時刻 t で,ある制御信号線を持つレジ スタにおいて,その出力信号線に0シンボルが割当てられ, かつ時刻 t-1 でそのレジスタの制御信号線に0(ホールド モード)が割当てられている場合,時刻 t-1 でそのレジス タの出力信号線に0シンボルを割当てる.

(定義2:テスト可能な信号線)

時刻 t で,ある信号線にCシンボルとOシンボルが割当 てられている時,その信号線をテスト可能な信号線という.

(定義3:テスト可能なマルチプレクサの制御信号の故障) 時刻 t で,あるマルチプレクサのある制御信号線mの 値が $\alpha \in \{0,1\}$ である時,そのマルチプレクサの出力信号 線がテスト可能な信号線でかつmの値が $\overline{\alpha}$ である制御信号 線に対応する入力信号線にCシンボルが割当てられていれ ばmの $\overline{\alpha}$ 縮退故障はテスト可能である.

An Evaluation of Testability Ratio by Structural Symbolic Simulation — Using Status Signal Sequences for Field Testing —

Yudai TOYOOKA, Yuki IKEGAYA, Yuta ISHIYAMA, Toshinori HOSOKAWA and Masayoshi YOSHIMURA

(定義4:テスト可能なレジスタの制御信号線の故障)

あるレジスタの制御信号線rの値が1である時,ロー ドモードとし,rの値が0である時,ホールドモードとす る.時刻tにおいてrの値が0であり,rを制御信号線に 持つレジスタの入力信号線にCシンボルが割当てられ,か つ時刻t+1においてそのレジスタの出力信号線がテスト 可能であれば,rの1縮退故障はテスト可能である.

(定義5:テスト実行回数)

ある信号線(制御信号線の縮退故障)がテスト可能な時 刻数をその信号線(制御信号線の縮退故障)のテスト可能 回数という.

図2に示す RTL 回路のコントローラに対して, ST0→ST1 →ST1→ST1という状態信号系列(状態遷移被覆率 50%)と, ST0→ST1→ST2→ST3 という状態信号系列(状態遷移被覆率 100%)を生成し、4時間構造的記号シミュレーションを実 行した例を図3と図4にそれぞれ表す.図3,4において, 赤色の信号線は可制御であることを表し、Cシンボルが割 当てられている.また、青色の信号線は可制御かつ可観 測であることを表し、Cシンボル及びOシンボルが割当て られている.可制御かつ可観測な信号線は外部入力から 外部出力まで値を伝搬することが可能であり、その信号 線がテスト可能であることを示している.図3では状態遷 移が途中からST1で固定されているため、データパスの動 作に偏りが生じ,加算器やレジスタ3の出力信号線など多 くの信号線がテスト不可能となっている.一方,図2で はコントローラが全状態被覆しているため制御信号が更 新され、これらの信号線がテスト可能になり、データパ ス全体が動作していることがわかる.したがって、図3と 比較して、より多くの信号線がテスト可能と判断できる.

データパスの総信号線のうち時間展開の中で一度でも テスト可能である信号線を総信号線で割った数をテスト 可能率とし、各ハードウェア要素が時間展開中テスト可 能であった時刻の総数を、各ハードウェア要素のテスト 実行回数とする.

4. 実験結果

本実験では、自作 RTL 回路に対して、状態信号系列をコ ントローラの状態遷移被覆率が 50%、100%、および 2 状 態遷移被覆 100%になるように生成し、それぞれの状態信 号系列でテスト可能率と各ハードウェア要素のテスト実 行回数を評価した.

表1では左から,時間展開数,状態信号系列,テスト 可能率,平均テスト実行回数を示す.2行目には状態遷移 被覆率50%の結果,2列目には状態遷移被覆率100%の結 果,4行目には2状態遷移被覆の結果を示す.

表1. テスト可能率とテスト可能回数

時間展開数	状態信号系列	テスト可能率	平均テスト可能回数
4	0101	38.64%	1.32
4	0101	88.64%	1.86
8	01010101	95.45%	3.80

表1より,状態遷移被覆率を増加させることでテスト 可能率が 50.0%向上させることができた.また,平均テ スト可能回数も 0.52 回増加した.さらに,全状態遷移を 2回被覆することにより,さらにテスト可能率が 6.81%向 上し,平均テスト可能回数は 1.94 回増加させることがで きた.各ハードウェア要素のテスト実行回数を解析した 結果,テスト実行回数が0回である信号線の多くが劇的に 改善しており,故障検出率も同様にして改善が見込まれ る.

5. むすび

本論文では構造的記号シミュレーションを用いたデー タパスのフィールドテスタビリティの評価を行った.2回 状態遷移被覆によってテスト可能率が56.81%,平均テス ト実行回数を2.48回向上させることができた.今後の課 題として,他の回路で実験を行うことと,故障検出率も 同様にして改善が見込めるため,新たに故障検出率を追 評価する実験を行うことが挙げられる.さらに,コント ローラが出力する制御信号値に含まれるドントケアに対 して,テスト可能率やテスト実行回数を増大させるよう に,論理値を割当てる手法を提案することが挙げられる.

文 献

- [1] 藤原 秀雄, "ディジタルシステムの設計とテスト,"工学図書株式会社, 2004.
- [2] 梶原誠司, "組込み自己テストによるフィード高信 頼化について," DC2012-31, 2012 年 11 月, pp. 3-42.
- [3] Edward J. McCluskey, "Built-In Self-Test Techniques," IEEE Design & Test of Computers, vol. 2, no. 2, pp. 21-28, April 1985.
- [4] 池ヶ谷祐輝,石山悠太,細川利典,吉村正義,"n回 状態遷移被覆に基づく非スキャンオンラインテスト 法,"信学技報,vol. 119, no. 247, DC2019-47, pp. 37-42, 2019年10月.
- [5] 池ヶ谷祐輝,石山悠太,細川利典,吉村正義, "テス ト容易化機能的時間展開モデルを用いた非スキャン ベースオンラインテストのための状態信号系列生成 法"信学技報, vol. 120, no. 358, DC2020-77, pp. 48-53, 2021年2月.
- [6] 土渕航平・細川利典・山崎浩二 "レジスタ転送レベル回路における故障診断容易化のためのコントローラの制御信号のドントケア割当て法"信学技報, vol. 120, no. 436, DC2020-92, pp. 73-78, 2021年3月.

An Evaluation of Testability Ratio by Structural Symbolic Simulation — Using Status Signal Sequences for Field Testing —

Yudai TOYOOKA, Yuki IKEGAYA, Yuta ISHIYAMA, Toshinori HOSOKAWA and Masayoshi YOSHIMURA