パーシャルスキャン設計とコントローラ拡大を用いた 遷移故障用テスト容易化機能的 k 時間展開モデル生成法

日大生産工(院) 〇石山 悠太 日大生産工 細川 利典

日大生産工(院) 池ヶ谷 祐輝

1. はじめに

近年,半導体集積技術の発展に伴い,設計される大 規模集積回路(Large Scale Integrated circuits:LSI)の大 規模化,複雑化,高速化が急速に進展している[1].そ れに伴い,LSIのテストの高品質化と低コスト化が重 要な課題となっている.高い故障検出効率を達成する ためには,何らかのテスト容易化設計(Design for Testability:DFT)が必要である.

現在,スキャン設計[1]が LSIの DFT 手法として普及している.特に回路中のすべてのフリップフロップ (Flip-Flop:FF)をスキャン FF で構成するフルスキャン 設計では、すべての FF が可制御・可観測となるため、 故障モデルに依らず高い故障検出効率を達成するこ とが可能となる.しかしながら、回路面積の増大や消 費電力の増加などのハードウェアオーバヘッドの増 大や、テスト実行時間の増大などの問題点がある.こ れらのフルスキャン設計の問題点を解決するために、 縮退故障[1]モデルのためのレジスタ転送レベル (Register Transfer Level: RTL)回路における DFT 手法 が提案されている[2].

文献[2]では,データパスのテスト容易な構造に着目 したテスト容易化機能的 k 時間展開モデル[2]を用い た,パーシャルスキャン設計に基づく DFT 手法とテ スト生成手法が提案されている.回路全体において高 い故障検出効率を達成するために、コントローラの DFT とデータパス中のすべてのハードウェア要素(演 算器、マルチプレクサ、レジスタ)に対応するテスト 容易化機能的 k 時間展開モデルを生成し, その生成さ れたモデルの動作を実行可能にするために,有限状態 機械(Finite state machine:FSM)で設計されたコントロ ーラを拡大する.特に,文献[2]ではコントローラの無 効状態にテスト用の新たな状態遷移を設計する. その コントローラ中の状態レジスタをスキャン設計する ことで無効状態を含む任意の状態にシフト動作で遷 移することが可能となり,任意の状態から k サイクル 間状態遷移を実行することで,各ハードウェア要素に 対するテスト容易化機能的k時間展開モデルの動作を テスト生成において容易に探索可能としている. 文献 [2]の手法により,フルスキャン設計における縮退故障 の故障検出効率を維持したまま,面積オーバヘッドと テスト実行時間の削減を可能とした.しかしながら, 近年のLSIの微細化や高速化に伴い、縮退故障モデル のテストだけでなく,遷移故障モデル[1]などのタイミ ング欠陥に対するテストが重要である.

それゆえ、本論文では、文献[2]の手法に基づく遷移 故障検出のためのテスト容易化機能的k時間展開モデ ル生成法を提案する.文献[2]で提案されたテスト容易 化機能的 k 時間展開モデルを, 遷移故障を検出するためのモデルに拡張し,文献[2]と同様にフルスキャン設計の故障検出効率を維持したまま,面積オーバヘッドとテスト実行時間の削減を目指す.

パーシャルスキャン設計とコント ローラ拡大を用いたテスト容易化 設計法

2-1 縮退故障モデルのためのテスト容 易化機能的 k 時間展開モデル生成

テスト容易化機能的 k時間展開モデル(Easily Testable Functional k-Time Expansion Models : ETFk-TEM)[2]とは、データパスのテスト容易な構造に 着目して生成されたkサイクルテスト生成モデルであ る. 従来手法[2]では、回路全体の縮退故障を検出する ための ETFk-TEM の生成法を提案した. ETFk-TEM は、 データパス中のすべてのハードウェア要素(演算器、 マルチプレクサ、レジスタ)をテストできるように生 成する必要がある. 図1にデータパス例を示し、図2 に図1の ADD0 をテスト可能にする ETF3-TEM の例 を示す.

図1において, il, i2 は外部入力, ol は外部出力, R1, R2, R3 はホールド機能付レジスタ, M1~M5 はマル チプレクサ, m1~m5, r1~r3 は制御信号線, ADD0 は加 算器, SUB0 は減算器である.また,図2において t1~t3 は時刻を表す. ETFk-TEM において,外部入力または 時刻1のスキャンレジスタからテスト対象ハードウ ェア要素の入力に何らかの値を伝搬でき、そのテスト 対象ハードウェア要素の出力から何らかの値を時刻 k の外部出力またはスキャンレジスタの入力まで伝搬 できるものを,その ETFk-TEM で動作可能であるとい う[2]. ここで、多入力のハードウェア要素の左から i 番目の入力を入力 i(0≤i≤n-1, n は入力数)と表す. 図 2の ETF3-TEM において, ADD0の入力 0 と入力 1, R1, R2, M1の入力0, M1の入力1, M2の入力0, M3 の入力 0, M4 の入力 1 が動作可能である. あるハー ドウェア要素が動作可能なとき,そのハードウェア要 素は縮退故障テスト可能であると呼ぶ.

表1に、図2のETF3-TEMの動作を実行するため のテスト動作制御・状態信号系列[2]を示す.表中に示 すr1~r3, m1~m5 は図2中の制御信号線に対応し, t1~t3 は図2中の時刻 t1~t3 に対応している.表中の値は, 時刻 t1~t3 における制御信号線 r1~r3, m1~m5の制御 信号値(0,1,X)である.表1に示す3時刻の制御信号系

A Generation Method of Easily Testable Functional *k* Time Expansion Model for a Transition Fault Model Using Controller Augmentation and Partial Scan Designs Yuta ISHIYAMA, Toshinori HOSOKAWA, and Yuki IKEGAYA 列が連続してコントローラから出力されることで、図 2の ETF3-TEM の動作が実行可能である.

2-2 パーシャルスキャン設計

パーシャルスキャン設計とは、回路中の特定のレジ スタのみをスキャンレジスタで設計するテスト容易 化設計手法である.

文献[2]では、コントローラ中の状態レジスタとコン トローラの出力である制御信号に付加する 1 ビット の観測用レジスタと状態信号に接続されているデー タパス中の状態信号レジスタのみをスキャンレジス タとして設計する. コントローラ中の状態レジスタを スキャン設計する理由としては、コントローラのテス ト容易性を向上させるためである. さらに, スキャン テスト時のシフト動作でコントローラ中の任意の状 態に遷移が可能となり、データパスを含む回路全体の テスト容易性の向上に大きな影響を与えるためであ る. 制御信号に EXOR ツリーと 1 ビットの観測用レ ジスタを付加する理由としては,コントローラ内の故 障が制御信号を通ってデータパス内に伝搬すると故 障を観測することが困難になるためである. 状態信号 レジスタをスキャン設計する理由としては,状態信号 レジスタに接続されているハードウェア要素とコン トローラのテスト容易性の向上のためである.





図 2. ETF3-TEM 例

表 1. テスト動作制御・状態信号系列の例

	r1	r2	r3	m1	m2	m3	m4	m5
t1	1	1	X	00	0	Х	X	Х
t2	1	Х	X	01	Х	0	1	Х
t3	Х	Х	Х	XX	Х	Х	Х	Х

2-3 コントローラ拡大

コントローラ拡大[3]とは、コントローラに状態や状 態遷移を追加する設計手法のことである.コントロー ラ中にはリセット状態から遷移し得ない状態が存在 する場合があり、その状態を無効状態[3]という.文献 [2]では、コントローラの状態レジスタをスキャン設計 しているため、テスト時において、無効状態に遷移可 能となる.したがって、文献[2]では、ETF*k*-TEMの動 作を実行するためのテスト動作制御・状態信号系列を 出力する状態遷移を無効状態にのみ設計する.この無 効状態のことをテスト活性化状態と呼ぶ.

データパスのテスト容易な構造に着目して生成さ れた ETFk-TEM の動作を実行する機能は、コントロー ラには備わっていない可能性がある. ETFk-TEM を考 慮したテスト動作制御・状態信号系列を新たな状態遷 移として無効テスト状態の状態遷移として設計する ことにより、ETFk-TEMの動作を実行可能となる.な お, ETFk-TEM を考慮したコントローラ拡大時に無効 状態数が不足する場合は、コントローラの状態レジス タのビット幅を増加させて、コントローラの無効状態 数を増加させる、図4にコントローラ拡大の例を示す。 この例では、図2の ETF3-TEM の動作を実行するた めのテスト動作制御・状態信号系列(表 1)を, 無効テ スト状態の状態遷移として図 4 の(a)の拡大前のコン トローラに適用する. 図2の ETF3-TEM の動作を実 行するためのテスト動作制御・状態信号系列(表 1)は3 サイクル必要であるため,拡大する状態遷移も3つ必 要である.しかしながら,無効状態数が1つしか存在 しないため、表1のテスト動作制御・状態信号系列を 無効状態で設計することができない.よって、状態レ ジスタのビット幅を2から3に増加させることにより, さらに4つの無効状態が増加する.図4の(b)は、表1 の tl~t3 を ST5~ST7 の状態遷移としてそれぞれ無効状 熊のテスト活性化状態として設計した後のコントロ ーラである.

2-4 kサイクルキャプチャテスト

kサイクルキャプチャテストとは、スキャンテスト のキャプチャモード時のサイクル数がkであるテスト 手法である.図3に、kサイクルキャプチャテスト(k=3) のスキャンイネーブルとクロックの波形を示す.スキ ャンイネーブルが 0 のときにキャプチャモードとな り、kサイクル間(k=3)順序動作を行う.



図 3コントローラ拡大の例



2-5 DFT 手順

文献[2]の DFT は, RTL のコントローラとデータパ スに適用される.まず、データパスの状態信号レジス タと、コントローラの状態レジスタをスキャン設計す る. 次に, コントローラの出力である制御信号線に観 測ポイントである EXOR ツリーを挿入する. その EXOR ツリーの1ビット出力に1ビットのレジスタを 付加しスキャン設計する.次に,データパスのすべて のハードウェア要素(演算器,マルチプレクサ,レジ スタ、制御信号線)をテスト可能とするような ETFk-TEM を生成する. 1 つのテスト対象ハードウェ ア要素に対して生成した ETFk-TEM の動作を実行す るためのテスト動作制御・状態信号系列を生成し、 コ ントローラの無効状態中にテスト活性化状態を設計 する. その後は, 生成した ETFk-TEM に含まれるテス ト可能なハードウェア要素以外のテスト対象ハード ウェア要素に対して ETFk-TEM を生成する. すべての テスト対象ハードウェア要素がテスト可能となるま で以上の操作を繰り返す. 生成された複数の ETFk-TEM からテスト動作制御・状態信号系列を生成 し、すべての ETFk-TEM の動作を実行するために、コ ントローラの無効状態中にテスト活性化状態を設計 する. 拡大したコントローラを含んだ RTL を論理合 成し, k サイクルキャプチャテスト生成を実行する.

3. 提案手法

3-1 スロー・ファースト・スローテスト 方式

非スキャン設計やパーシャルスキャン設計におい て, 遷移故障を検出するためのテスト方式として SFS 方式が提案されている[4]. 図 5 に, SFS テスト方式の 概要図を示し,説明する.SFS テスト方式は,状態正 当化,故障励起,故障伝搬の3つのフェーズに分かれ ている.状態正当化フェーズでは、故障を励起するた めに複数クロック間順序動作させる.非スキャン設計 やパーシャルスキャン設計では,キャプチャモードの 初期時刻におけるすべての非スキャン FF の値が初期 化されてはいないため、故障励起するために複数クロ ック間順序動作させる必要がある.状態正当化フェー ズではクロック周波数の低いクロックを用いる.した がって,状態正当化フェーズでは遷移故障を励起する ことは不可能である. 故障励起フェーズでは, 状態正 当化フェーズによって伝搬された値により故障励起 する. 故障励起フェーズでは, 遷移故障を励起する必

⊢		当化	故障	励起——	<u> </u>	故障伝搬	
	PI	PI	PI	PI		PI	
F	F FF	→FF→ →F	F FF	和合社 FF	-FI 組合社	→FF→ 組会社	
F	F- 回路部 -FF-	-FF → 回路部 →F		回路部 - FF -	回路部	H→ -FF→ 回路部 -FF	
F	E						
	PO	PO	PO	PO	PO	PO	
-	低波	ミクロック	1	実速度 クロック	f fé	速クロック	
	図 5. SFS テスト方式の概要						

要があるため、クロック周波数が実速度のクロック周 波数を用いる. 故障伝搬フェーズでは、故障励起フェ ーズでキャプチャされた故障影響を外部出力もしく はスキャン FF で観測するために複数クロック間順序 動作させる. 故障伝搬フェーズでは、故障励起フェー ズでキャプチャされた故障影響を外部出力でも観測 可能にするために、クロック周波数の低いクロックを 用いる.

3-2 遷移故障モデルのためのテスト容 易化機能的 k 時間展開モデル生成法

遷移故障モデルのためのテスト容易化機能的 k 時 間展開モデルは、3-1節で説明した SFS テスト方式の 考え方に基づいて生成する.SFS テスト方式は、状態 正当化、故障励起、故障伝搬の3つのフェーズで成り 立っている.それぞれのフェーズを ETFk-TEM で実 現することで、遷移故障を検出することが可能である と考える.図6に図1のADD0をテスト可能にする ETF4-TEMの例を示す.図6中のt1,t2,t3,t4 は時刻を 示している.

まずは、状態正当化フェーズについて考える. ADD0 の故障を励起させるためには ADD0 の入力まで何ら かの値を伝搬させなければならない. したがって、状 態正当化フェーズでは ADD0 の入力へ値を伝搬する ことが可能なレジスタまでの経路を考える. さらに、 その経路の中からkが最小になるような経路を選択す る. ADD0 へ値を伝搬することが可能なレジスタはR1, R2, R3 であるが, R3 を通る経路に関しては、外部入 力からR3に値を伝搬するまでに2時刻必要なためR1, R2 を通る経路を選択する. 図 6 中の時刻 t1 に状態正 当化のための経路を示す. R1 までの経路は $i1 \rightarrow M1$ の 入力 $0 \rightarrow R1$ の入力であり, R2 までの経路は, $i2 \rightarrow M2$ の入力 $0 \rightarrow R2$ の入力である.

次に,故障励起フェーズについて考える. ADD0 の 故障を励起させるためには, ADD0 の入力まで何らか の値を伝搬させ、次の時刻においても ADD0 の入力ま で何らかの値を伝搬させなければならない. したがっ て,故障励起フェーズでは 2 時刻連続で ADD0 の入力 へ値を伝搬する経路を考える. さらに,その経路の中 から k が最小になるような経路を選択する. 図 6 中の 時刻 t2 と t3 に故障励起のための経路を示す. まず t2 について説明する. 状態正当化フェーズで R1, R2 が 初期化済みであるため, R1, R2 から ADD0 の入力への 経路を考える. ADD0 の入力 0 への経路は R1→M3 の 入力 0→ADD0 の入力 0 であり, ADD0 の入力 1 まで



図 6. 遷移故障モデルのための ETF4-TEM

の経路は, $R2 \rightarrow M4$ の入力 $1 \rightarrow ADD0$ の入力 1 である. 故障励起するためには次の時刻 t3 においても ADD0 の入力へ何らかの値を伝搬させなければならない.こ の例では時刻 t1 と同一の経路を選択する. さらに, 励起した故障をレジスタでキャプチャするために ADD0の出力からレジスタまたはスキャンレジスタま での経路を考える. この例では R1 までの経路を考え る. ADD0 の出力から R1 までの経路は, ADD0 の出 力→M1 の入力 $1 \rightarrow R1$ の入力である.

最後に故障伝搬フェーズについて考える. ADD0 の 故障をキャプチャした RI から外部出力またはスキャ ンレジスタの入力までの経路を考える. さらにその経 路の中から k が最小になる経路を選択する. 図 6 中の t4 に故障伝搬のための経路を示す. この例では, RI の出力が外部出力であるため,故障伝搬経路は $RI \rightarrow$ ol である.

4. 実験結果

本 DFT 手法の有効性を示すために、10 種類の RTL ベンチマーク回路を用いた実験結果を示す.本実験の 故障モデルは 遷移故障であり、データパス及びコン トローラ内の全故障を評価対象とする.本実験では、 対象の10種類の回路に対して、本 DFT 手法を適用し、 比較する回路として、DFT を適用しないオリジナル 回路とフルスキャン設計を適用した回路を用いて実 験を行った.本 DFT 手法におけるパーシャルスキン 設計とフルスキャン設計のスキャンパス数は1本と した.論理合成には Synopsys 社の TetraMAX を 使用し、テスト生成には Synopsys 社の TetraMAX を 使用した.

表 2 に, 10 種類の RTL ベンチマーク回路の回路情報を示し,表 3 にテスト生成結果を示す.

面積オーバヘッドについては、フルスキャン設計の 面積オーバヘッドから、平均 3.32%,最大 13.12%の削 減に成功した.しかしながら、Fig17 のみ削減に失敗 した.これは、拡大したテスト活性化状態数が多く、 コントローラの面積が大きくなってしまったためと 考えられる.

テスト実行時間については,フルスキャン設計のテ

表 2. 回路情報

		X 2.				
回路名	ビット幅	DFT手法	SFF/FF	テスト活性 化状態数	面積	面積オーバ ヘッド[%]
		オリジナル	0/324	0	30007	0.00
ARF	32bit	フルスキャン	324/324	0	31422	4.72
		本手法	9/329	132	31274	4.22
		オリジナル	0/260	0	17888	0.00
BPF	32bit	フルスキャン	260/260	0	19119	6.88
		本手法	9/265	124	18928	5.81
		オリジナル	0/259	0	20516	0.00
DFCT	32bit	フルスキャン	259/259	0	21552	5.05
		本手法	8/264	69	21125	2.97
		オリジナル	0/163	0	13867	0.00
ex2	32bit	フルスキャン	163/163	0	14519	4.70
		本手法	7/167	39	14121	1.83
		オリジナル	0/195	0	8878	0.00
ex4	32bit	フルスキャン	195/195	0	9658	8.79
		本手法	6/198	12	9013	1.52
		オリジナル	0/323	0	21943	0.00
FFT	32bit	フルスキャン	323/323	0	23187	5.67
		本手法	8/328	92	23093	5.24
		オリジナル	0/201	0	23385	0.00
Fig17	32bit	フルスキャン	201/201	0	33963	45.23
		本手法	11/203	315	34710	48.43
	32bit	オリジナル	0/198	0	4736	0.00
Kim		フルスキャン	198/198	0	5528	16.72
		本手法	9/201	43	5195	9.69
		オリジナル	0/198	0	4155	0.00
Maha	32bit	フルスキャン	198/198	0	5033	21.13
		本手法	9/201	80	4947	19.06
		オリジナル	0/262	0	4847	0.00
Sehwa	32bit	フルスキャン	262/262	0	5910	21.93
		本手法	9/265	76	5274	8.81

スト実行時間から, 平均 91.45%, 最大 95.50%の削減 に成功した.

故障検出効率については、フルスキャン設計の故障 検出効率から、平均3.61%、最大18.79%低下した.こ の結果から、故障検出効率を向上させるためのテスト 容易化機能的k時間展開モデル生成法を考える必要が ある.

5. おわりに

本論文では、遷移故障検出のためのテスト容易化機 能的 k 時間展開モデル生成法を提案した.10 種類の RTL ベンチマーク回路を用いた実験では、提案する DFT 手法を適用することで、面積オーバヘッドをフル スキャン設計と比べて1回路を除いた9回路で削減し、 テスト実行時間はすべての回路において削減に成功 した.しかしながら、一部の回路においては故障検出 効率に課題が残る。今後の課題としては、SFS テスト 方式に対応したテスト生成ツールの作成と、故障検出 効率を向上させるためのテスト容易化機能的k時間展 開モデル考案などが挙げられる.

参考文献

- [1] 藤原 秀雄, ディジタルシステムの設計とテスト, 工学図書株式会社, 2004.
- [2] Yuta Ishiyama, Toshinori Hosokawa, Hiroshi Yamazaki, "A Design for Testability Method for k-Cycle Capture Test Generation", IEEE 25th International Symposium on On-Line Testing and Robust System Design(IOLTS'19), pp.40-43, Jul 2019.
- [3] M.L.FLottes, B.Rouzeyre, L.Volpe, "A Controller Resynthesis Based Method for Improving Datapath Testabilty", IEEE International Symposium on Circuits and Systems(ISCAS), pp. 347-350, May 2000.
- [4] A. Krstic, Kwang-Ting Cheng, S.T. Chakradhar "Testing High Speed VLSI Devices Using Slower Testers", Proceedings 17th IEEE VLSI Test Symposium, Apr 1999.

回路名	DFT手法	キャプチャ サイクル数	総故障数	故障検出効率 [%]	テスト 系列数	テスト実行時間 [サイクル]
ARF	フルスキャン	2	107540	86.34	667	219101
	本手法	5	113692	86.24	721	9867
BPF	フルスキャン	2	64726	96.35	530	139652
DFF	本手法	5	69834	96.87	612	8384
DFCT	フルスキャン	2	75376	99.40	232	61045
	本手法	5	77522	95.75	444	5749
ex2	フルスキャン	2	47680	98.78	242	40337
	本手法	6	48292	98.29	298	3783
ex4	フルスキャン	2	29356	99.99	209	41579
	本手法	5	29368	99.21	245	2846
FFT	フルスキャン	2	81328	95.47	253	82803
	本手法	5	86976	98.47	526	6789
Fig17	フルスキャン	2	123766	93.03	473	97167
	本手法	6	130612	83.63	838	12737
Kim	フルスキャン	2	15956	99.56	209	42209
	本手法	5	17614	96.79	320	4606
Maha	フルスキャン	2	15182	99.60	244	49244
	本手法	5	18778	80.89	383	5028
Calura	フルスキャン	2	16884	99.99	216	57719
SenWa	本手法	5	17152	96.93	298	4019

表 3. テスト生成結果