# 記号シミュレーションに基づくテスタビリティ解析を用いたテスト容易化機能的k

# 時間展開モデル選択法

日大生産工(院) ○中村 健太 日大生産工(院) 石山 悠太 日大生産工 細川 利典 大院大 藤原 秀雄

## 1. はじめに

近年,半導体集積技術の発展に伴い,設計される大 規模集積回路(Large Scale Integrated circuits: LSI) の大規模化,複雑化が急速に進展している[1]. それ に伴い LSI のテストの高品質化や低コスト化が重要 な課題となっている. 高い故障検出効率を達成する ためには、何らかのテスト容易化設計(Design for Testability:DFT)が必要である.

現在, スキャン設計[1]が LSI の DFT 手法として 普及している.特に回路中のすべてのフリップフロ ップ(Flip Flop:FF)をスキャン FF で構成するフル スキャン設計では、組合せ回路に対するテスト生成 技術を適用することが可能となるので、高い故障検 出効率を達成することが可能となる.しかしながら, 回路面積の増大や、消費電力の増加などのハードウ ェアオーバヘッドが増大するという問題点がある.

また、フルスキャン設計の問題点を解決するため に, 非スキャンテストに基づいたレジスタ転送レベ ル(Register Transfer Level: RTL)における DFT 手 法が提案されている[2][3]. これらの DFT 手法はコ ントローラとデータパスから構成される回路を対象 にし、そのデータパスのみに着目した手法である. そ のため、データパスに対する高い故障検出効率を実 現するためには、データパスとコントローラがテス ト時に分離されていることが前提となる. テスト時 に RTL データパスとコントローラを分離するために は付加回路が必要である.

一方、データパスとコントローラを分離しないこ とを前提とした RTL 回路に対する DFT 手法も提案 されている[4]. 文献[4]ではデータパスのテスト容易 な構造に基づいて、テスト時にその動作を制御させ るようにコントローラを拡大する.しかしながら,こ れまで提案されてきた順序回路のテスト生成アルゴ リズム[5][6]は、回路構造のみからテスト系列を生成 する. それゆえ, テスト容易な構造に基づいて拡大し たコントローラの機能通りにテスト生成するとは限 らない. 文献[7]ではデータパスのテスト容易な構造 に着目したテスト容易化機能的 k 時間展開モデル (Easily Testable Functional k Time Expansion Models: ETFk-TEM)を用いたテスト生成手法が提案 されている. 文献[7]の手法では、データパスのテス ト容易な構造に基づいてテスト生成を行うための ETFk-TEM を生成し、その 生成されたモデルの動作 を実行可能にするためにコントローラを拡大する. テスト生成時は、拡大したコントローラの機能に着 目し、生成した ETFk-TEM の動作を実行するような 制御信号・状態信号系列を制約として与える. ETFk-

TEM を用いてテスト生成することにより. 演算器の 故障のテスト生成に関しては高速に高い故障検出効 率を達成することができている.しかしながら,文献 [7]の手法は、データパス内の演算器のテスト生成の みを対象とした DFT 手法で あり, さらに ETFk-TEM を使用するために、時系列値を制約値として与 えることのできる専用の制約付テスト生成を必要と する.

また、演算器だけでなく回路中のすべてのハード ウェア要素(演算器,マルチプレクサ,レジスタ)に 対応する ETFk-TEM の生成とその動作を制御可能に するために無効状態[3]の状態遷移を設計するという コントローラ拡大に基づく DFT 手法を提案されてい る[8]. この状態遷移が設計された状態をテスト活性 化用状態[9]と呼ぶ. 文献[8]では、コントローラ中の 状態レジスタとデータパスからコントローラへの状 態信号に接続している状態信号レジスタをスキャン 設計したパーシャルスキャン設計を前提としている. コントローラをスキャン設計することで、テスト活 性化用状態を含む任意の状態にシフト動作で遷移す ることが可能で、任意の状態から k サイクル間状態 遷移を実行することにより、各ハードウェア要素に 対する ETFk-TEM が回路構造に基づくテスト生成に おいて実行可能となる.

文献[7][8]で用いている ETFk-TEM は, 同じハー ドウェア要素に対し、複数の ETFk-TEM を生成する ことが可能である.しかしながら,文献[7][8]では, 複数できる ETFk-TEM の中から, どの ETFk-TEM を使用するかの選択は、ETFk-TEM の時間展開数, 再収斂数,定数制御演算器数が少ないモデルを選択 している. つまり, 時間展開数, 再収斂数, 定数制御 演算器数がどの程度 ETFk-TEM のテスタビリティの 低下に影響を及ぼすかが定量化できていない.

本論文では、記号シミュレーションに基づくテス タビリティ尺度を提案し、その尺度を用いたテスタ ビリティ解析を行い、テスタビリティの高い ETFk-TEM の選択法を提案する.

### 2. テスト容易化設計手法

#### 2.1. ETF*k*-TEM

ETFk-TEM[7]とは、データパスのテスト容易な構 造に着目して生成された k サイクルテスト生成モデ ルである. ETFk-TEM は, データパスの全てのハー ドウェア要素(演算器,マルチプレクサ,レジスタ) をテストできるように生成する必要がある.図1に データパス例を示し、図2に図1の演算器\*1をテス

An Easily Testable Functional k-Time Expansion Model Selection Method Using Testability Analysis Based on Symbolic Simulation

Kenta NAKAMURA, Yuta ISHIYAMA, Toshinori HOSOKAWA and Hideo FUJIWARA



図1. データパス例

ト可能な ETF5-TEM の例を示す. 表 1 に図 2 の ETF5-TEM の動作を実行するための各時刻の制御信 号値 C∈{0,1,X}と状態信号値 S∈{0,1,X}の時系列で あるテスト動作制御・状態信号系列[7]を示す.図1 において, a, b, c は外部入力, z は外部出力, R1~R9 はレジスタ, M1~M11 はマルチプレクサ, m1~m11, は制御信号, \*0, \*1は乗算器, +0は加算器, -0 は減算器, 左シフタ2は2ビット左にシフトする シフタ, 右シフタ3は3ビット右にシフトするシフ タである. 図2において, a1, a2は同じ外部入力 a で あるが,時刻が異なるため,異なる値を入力できるた め, 別々の変数として表している.表1において, t0~t4 は時刻を表し,図2における四角で囲まれた時 刻 0~4 にそれぞれ対応している. ETFk-TEM におい て、外部入力または時刻 0 のスキャンレジスタから ハードウェア要素の入力に何らかの値を伝搬でき, ハードウェア要素の出力から何らかの値を外部出力 または最終時刻のスキャンレジスタに伝搬できるも のを、その ETFk-TEM で動作可能[8]であるという. マルチプレクサの左から n 番目の入力を入力 n と表 す(n は非負の整数). 図 2 の ETF5-TEM において, \*0, \*1, 左シフタ2, -0, R1, R2, R4, R6, R7, R8, R9, M1の入力0, M2の入力0, M4の入力1, M6の入力2, M8の入力1, M11の入力0が動作可 能である.



図 2. 表 1 で動作可能な ETF5-TEM 例

表 1.	テス	ト動作制御	•	状態信号系列の例
3X I.	///	4 M C 41 - 1 L C 45 - 1		

	m1	m2	m3	m4	m5	m6	m7	m8	m9	m10	m11
t0	0	0	х	х	х	хх	xx	х	х	х	х
t1	0	х	х	1	х	хх	xx	1	х	х	х
t2	х	х	х	х	х	10	xx	х	х	х	х
t3	х	х	х	х	х	хх	xx	х	х	х	0
t4	х	х	х	х	х	хx	xx	х	х	х	х

### 2.2. コントローラ拡大

コントローラ拡大[3][7][8]とは、コントローラに状 態や状態遷移を追加する設計手法のことである. コ ントローラ中にはリセット状態から遷移し得ない状 態が存在する場合があり、その状態を無効状態[3]と いう. 文献[8]の手法では、コントローラの状態レジ スタをスキャン設計することで、テスト時において、 全状態から無効状態に遷移可能となる.したがって, 本手法では、 文献 [8] の手法を適用することで、 ETFk-TEM の動作を実行するためのテスト動作制御・状態 信号系列を出力する状態遷移を無効状態にのみ設計 する.この無効状態のことをテスト活性化用状態[9] と呼ぶ. データパスのテスト容易な構造に着目して 生成された ETFk-TEM の動作を実行する機能は、コ ントローラに備わっていない可能性がある.よって, ETFk-TEM を考慮したテスト動作制御・状態信号系 列を新たな状態遷移としてテスト活性化用状態の状 態遷移に設計することで、ETFk-TEM の動作を実行 可能となる. なお, ETFk-TEM を考慮したコントロ ーラ拡大時に無効状態数が不足する場合は、 コント ローラの状態レジスタのビット幅を増加させて、 コ ントローラの無効状態数を増加させる.

## 3. テスト容易化機能的 *k* 時間展開モデル選 択法

### **3.1.** 提案手法の概要

従来手法[7][8]では, ETFk-TEM を生成する際にデ ータパス内の1つのハードウェア要素をターゲット とし、ターゲットとなるハードウェア要素の入力か ら外部入力またはスキャンレジスタまでの制御経路 を探索する.また、ターゲットとなるハードウェア要 素の出力から外部出力またはスキャンレジスタまで の観測経路を探索し、観測経路内のハードウェア要 素の観測経路ではない入力の制御経路を探索する. 次に、生成された ETFk-TEM のうち、最も時間展開 数,再収斂数,定数制御演算器数が少ない ETFk-TEM を選択している.しかしながら、この方法では時間展 開数, 再収斂数, 定数制御演算器数がどの程度 ETFk-TEM のテスタビリティの低下に影響を及ぼすかが 定量化できていない.本手法では ETFk-TEM に対す る記号シミュレーションに基づくテスタビリティ尺 度を提案し、その尺度を用いてテスタビリティ解析 を行い、テスタビリティの高い ETFk-TEM の選択法 を提案する.

### 3.2. テスタビリティ解析

テスタビリティ解析では、まず ETFk-TEM に対し 記号シミュレーションを行い、可制御性を計算、可観 測性の計算を行う. ETFk-TEM の可制御性・可観測 性は各ハードウェア要素に接続されている信号線の 値がどの程度制御・観測可能なのかを求める. 制御信 号線の各時刻の論理値は固定されているため、レジ スタとマルチプレクサを通過しても可制御性・可観 測性は変わらないと考える. 図 3 に図 2 の ETF5-TEM のレジスタとマルチプレクサを省略した図を 示す. また、nビットの回路で、各信号線は 2<sup>n</sup>通りの 値の中で 2 通りの値を制御・観測可能である時、そ



図 3. 省略した ETF5-TEM

の信号線はj/n制御・観測可能であると表す.

### 3.2.1. 記号シミュレーション

記号シミュレーションでは、ETFk-TEM から各信 号線の数式を求める. 図 3 の ETF5-TEM で外部入力 から記号シミュレーションを行う. \*0 の入力はどち らも「a1」なので出力は「a1×a1」となる. 左シフタ 2 は 2 ビット左シフトを行い、2 ビット左シフトは 「入力の値×4」と等価である. 左シフタ 2 の入力は 「a1×a1」なので出力は「a1×a1×4」となる. \*1 の 左入力は「a2」,右入力は「5」なので出力は「a2×5」 となる. -0 の左入力は「a1×a1×4」,右入力は「a2 ×5」なので出力は「(a1×a1×4) - (a2×5)」とな る. つまり図 3 の ETF5-TEM の記号シミュレーショ ンの結果の数式は「z=(a1×a1×4) - (a2×5)」と なる.

#### **3.2.2.** 可制御性の計算

可制御性の計算は時刻 0 から順に行う. 記号シミ ュレーションの結果から,各演算器の出力信号線が 何通りの値を制御することができるかを計算し,可 制御性を求める.図 3 の ETF5-TEM では,32 ビッ トの回路だとすると,外部入力 $a_1, a_2$ は 32 ビット中 32 ビットの値を制御することができるので,外部入 力信号線の可制御性は32/32となる.\*0の出力信号 線は「 $a_1 \times a_1$ 」が取りうる値が  $2^{16}$ 通りであることか ら16/32となる. 左シフタ 2 の出力信号線は「 $a_1 \times a_1$ 1×4」が取りうる値が  $2^{14}$ 通りであることから14/32 となる.\*1 の出力信号線は「 $a_2 \times 5$ 」が取りうる値 が  $2^{29.68...}$ 通りであることから29.68.../32となる.-0 の出力信号線は「 $(a_1 \times a_1 \times 4) - (a_2 \times 5)$ 」が取りう



図 4. ETF5-TEM の可制御性



図 5. ETF5-TEM の可観測性

る値が 2<sup>29,68</sup>…通りであることから29.68…/32となる. 図 4 に図 3 の ETF5-TEM の可制御性の計算結果を 示す.

#### **3.2.3.** 可観測性の計算

可観測性の計算は外部出力から順に行う. 可観測 性の計算は、演算器の他方の入力信号線の可制御性 と演算器の出力信号線の可観測性を乗算することで 求める.しかしながら、定数制御演算器、シフタの場 合は例外として、出力信号線の可観測性から log<sub>2</sub>定数値/ビット幅で求める. 図 2 の ETF5-TEM では、外部出力 z は 32 ビット中 32 ビットの値を観 測することができるので,外部出力信号線の可観測 性は32/32となる.-0の右入力信号線の可観測性は, 他方の入力信号線の可制御性が29.68.../32,出力信号 線の可観測性が32/32なので,それらを乗算し, 29.68 .../32となる. -0 の左入力信号線の可観測性は, 他方の入力信号線の可制御性が14/32,出力信号線の 可観測性が32/32なので、それらを乗算し、14/32と なる. \*1の左入力信号線の可観測性は, 定数制御演 算器で定数値が「5」であるので出力信号線の可観測 性の32/32からlog。5を引き、11.68 .../32となる. 左シ フタ2の入力信号線の可観測性は、シフタで2ビッ トシフトなので定数値の「4」の定数制御乗算器とし て考えるので,出力信号線の可観測性の29.68 .../32か らlog<sub>2</sub>4を引き, 27.68.../32となる. \*0 の右入力信 号線の可観測性は、他方の入力信号線の可制御性が 32/32,出力信号線の可観測性が27.68…/32なので、 それらを乗算し、27.68.../32となる. \*0 の左入力信 号線の可観測性は,他方の入力信号線の可制御性が 32/32, 出力信号線の可観測性が27.68.../32なので, それらを乗算し、27.68…/32となる.図5に図3の ETF5-TEM の可観測性の計算結果を示す.

### 3.2.4. テスタビリティ尺度

ETFk-TEM に対し記号シミュレーションを行い, 可制御性を計算,可観測性の計算を行った結果から テスタビリティ尺度として用いるのはターゲットと しているハードウェア要素の入力信号線の可制御性 と出力信号線の可観測性である.つまり,図2の ETF5-TEM の例では,ターゲットとしているハード ウェア要素は\*0なので,\*0の左入力信号線の可制 御性32/32,\*0の右入力信号線の可制御性32/32, \*0の出力信号線の可観測性27.68.../32がテスタビ リティ尺度となる.

		時間展開数	再収斂数	定数制御演算器数	テスタビリティ尺度	故障検出効率(%)	
	モデル1	7	0	1	0.77	99.92	
	モデル2	7	0	2	0.93	100.00	
	モデル3	7	0	1	1.00	100.00	
	モデル4	7	1	2	0.79	100.00	
	モデル5	7	1	1	0.77	99.53	
	モデル6	7	1	2	1.00	100.00	
	モデル7	7	1	0	0.84	99.84	
	モデル8	7	2	1	0.37	99.56	
	モデル9	7	2	0	0.91	99.94	
	モデル10	7	2	1	1.00	100.00	
	モデル11	7	1	1	1.00	100.00	
	モデル12	7	0	1	1.00	100.00	
ľ	モデル13	7	0	1	0.84	99.91	
	モデル14	7	0	2	0.91	100.00	

## 表 2. 故障検出率とテスタビリティ尺度の比較

#### 4. 実験結果

本論文では、本手法の有効性を示すため、図 1 の データパスの\*0をターゲットとした ETFk-TEM を 14 通り生成し、14 通りのモデルを用いた実験結果を 示す.本実験の故障モデルは単一縮退故障であり、 ETFk-TEM のターゲットとしたハードウェア要素で ある\*0のみの故障を対象としている.実験回路の論 理合成には Synopsys 社の DesignCompiler を用い テスト生成は内製のテスト生成ツールである FTEM-ATPGを用いた.テスタビリティ尺度は\*0の 入力信号線の可制御性と出力信号線の可観測性を総 積した値を用いた.本実験では、実験対象の14通り の ETFk-TEM に対し、それぞれテスト生成を行い、 テスタビリティ尺度と故障検出効率との相関を解析 した.次に、従来手法の ETFk-TEM の選択法と提案 手法の ETFk-TEM の選択法を比較した.

表 2 に故障検出効率とテスタビリティ尺度の比較 を示す.表2において,1列目に実験対象モデルを示 し,2列目に時間展開数,3列目に再収斂数,4列目 に定数制御演算器数,5列目にテスタビリティ尺度を 示し, 6列目に故障検出効率(%)を示す.従来手 法では,時間展開数,再収斂数,定数制御演算器数を 基に ETFk-TEM を選択していたので、モデル1、モ デル3,モデル7,モデル12,モデル13がテスタビ リティの良いモデルとして選択されていた.しかし ながら,モデル1,モデル7,モデル12の3つのモ デルは故障検出効率が低い結果となった.また,提案 手法であるテスタビリティ尺度を基に選択すると, モデル3,モデル6,モデル10,モデル11,モデル 12 がテスタビリティの良いモデルとして選択する. テスタビリティ尺度を基に選択したモデルの故障検 出効率は全て 100.00%となり、テスタビリティの良 いモデルの選択に成功している.

しかしながら、故障検出効率が高いが、テスタビリ ティ尺度が低い ETFk-TEM も存在する結果となった.

#### 5. おわりに

本論文では、記号シミュレーションに基づくテス タビリティ解析を用いたテスト容易化機能的 k 時間 展開モデル選択法を提案した.14 種類の ETFk-TEM を用いて従来手法の選択法と、提案手法の選択法を 比較すると、提案手法の選択法では、故障検出効率が 高い ETFk-TEM の選択に成功した.しかしながら、 故障検出効率が高いが、テスタビリティ尺度が低い ETFk-TEM も存在する結果となった.今後の課題と しては、テスタビリティ尺度の精度を向上すること や、より大規模な回路での実験が挙げられる.

#### 参考文献

- [1] 藤原 秀雄, ディジタルシステムの設計とテス ト, 工学図書株式会社, 2004.
- [2] H. Wada, T. Masuzawa, K.K. Saluja, and H. Fujiwara, "Design for strong testability of RTL data paths to provide complete fault efficiency," Proc. of 13th Int. Conf. on VLSI Design, pp. 300-305, 2000.
- [3] S. Ohtake, T. Masuzawa, and H. Fujiwara, "A non-scan approach to DFT for Controllers Achieving 100% Fault Efficiency, "Journal of Electronic Testing: Theory and Applications (JETTA), Vol. 16, No. 5, pp. 553-566, Oct. 2000.
- [4] L.M. FLottes, B. Rouzeyre, L. Volpe,"A Controller Resynthesis Based Methods for Improving Datapath Testabilty," IEEE International Symposium on Circuits and Systems, pp. 347 -350, May 2000.
- [5] W.T. Cheng, "The back algorithm for sequential test generation," Proc. 1988 IEEE Int. Conf. on Computer Design, pp. 66-69, Oct. 1988.
- [6] T.M. Niermann and J.H. Patel, "HITEC : A Test Generation Package for Sequential Circuit, " Proc. of the European Design Automation Conf. pp. 214-218, Feb. 1991.
- [7] T. Masuda, J. Nishimaki, T. Hosokawa and H. Fujiwara, "A Test Generation Method for Datapaths Using Easily Testable Functional Time Expansion Models and Controller Augmentation, " IEEE the 24th Asian Test Symposium (ATS'15), pp. 37-42, Nov. 2015.
- [8] Y. Ishiyama, T. Hosokawa and H. Yamazaki, "A Design for Testability Method for k-Cycle Capture Test Generation," Proc 25th International Symposium on On-Line Testing and Robust System Design (IOLTS 2019), pp.40-43, 2019.
- [9] Y. Takeuchi, T. Hosokawa, H. Yamazaki, M. Yoshimura, "A Controller Augmentation Method to Improve Transition Fault Coverage for RTL Data-Paths," IEEE 25th International Symposium on On-Line Testing and Robust System Design, pp.293-298, Rhodes Island, Greece, July, 2019.