石山悠太

山崎紘史

## コントローラ拡大における無効テスト状態圧縮法

日大生産工(学部) ○池ヶ谷 祐輝 日大生産工 細川利典

#### はじめに 1.

近年、半導体集積技術の発展に伴い、設計される 大規模集積回路 (Large Scale Integrated circuits : LSI) の大規模化,複雑化が急速に進展している[1]. それ に伴い, LSI のテスト生成が重要な課題となってい る. 高い故障検出効率を達成するためには、何らか のテスト容易化設計(Design for Testability: DFT)が必 要である.本論文では、データパスとコントローラ から構成されるレジスタ転送レベル(Register Transfer Level:RTL)回路に対する DFT 技術に着 目する.

文献[2]では、データパスのテスト容易な構造に着 目したテスト容易化機能的 k 時間展開モデル(Easily Testable Functional k Time Expansion Models : ETFk-TEM)[2]を用いたテスト生成手法が提案され ている. 文献[2]の手法では、テスト生成を行うため に, データパスのテスト容易な構造に基づき ETFk-TEM を生成する. また, 生成されたモデルの 動作を実現するために、コントローラを拡大する. テスト生成時は、拡大したコントローラの機能に着 目し、生成した ETFk-TEM の動作を実現する制御信 号・状態信号系列(テスト動作制御・状態信号系列)[2] を制約として与える. ETFk-TEM を用いてテスト生 成することにより, 演算器内に存在する故障に対す るテスト生成に関しては高速かつ高い故障検出効率 を達成することが報告されている[2]. 文献[3]では, 演算器だけではなく,回路中の全てのハードウェア 要素(演算器、マルチプレクサ、レジスタ)に対し て ETFk-TEM を生成し、その動作を実現するための テスト動作制御・状態信号系列を出力する状態遷移 を無効テスト状態[4]にのみ設計する DFT 手法が提 案されている.しかしながら、文献[3]の手法では、 テスト動作制御・状態信号系列数の増加に伴い、コ ントローラ中の状態レジスタのビット幅を増加させ る必要があるため,回路面積オーバヘッドが増大す るという課題が挙げられる.

本論文では、文献[3]の手法におけるテスト動作制







図 2. 表1で動作可能な ETF3-TEM 例

表1. テスト動作制御・状態信号系列の例

	r1	r2	r3	r5	r6	r7	r8	m1	m2	m3	m4	m5	m6	m7	m8	m9	status
t0	1	Х	1	Х	Х	Х	Х	0	ΧХ	00	Х	ΧХ	XX	ΧХ	ххх	ххх	Х
t1	Х	1	Х	Х	Х	Х	Х	X	01	XX	Х	ΧХ	XX	ΧХ	100	010	Х
t2	Х	Х	Х	Х	Х	Х	Х	X	ΧХ	ΧХ	Х	ΧХ	ΧХ	ΧХ	ххх	ххх	Х

御・状態信号系列を圧縮することで、無効テスト状 態数を削減する手法を提案する.本手法を用いてコ ントローラ中の状態レジスタのビット幅の増加数を 削減し、テスト動作制御・状態信号系列を圧縮しな い場合よりも少ない面積オーバヘッドで同等の故障 検出効率を達成することを目指す.

#### テスト容易化設計手法 2. 2-1 ETFk-TEM

ETFk-TEM[2]とは、データパスのテスト容易な構 造に着目して生成された k サイクルテスト生成モデ ルである. ETFk-TEM は、データパスの全てのハー ドウェア要素 (演算器, マルチプレクサ, レジスタ) をテストできるように生成する必要がある.図1に データパス例を示し、図2に図1の演算器 ADD0 を テスト可能な ETF3-TEM の例を示す.表1に図2の ETF3-TEM の動作を実現するための各時刻の制御信 号値 C ∈ {0,1,X}と状態信号値 S ∈ {0,1,X}の時系列で あるテスト動作制御・状態信号系列[2]を示す. 図1 において, i1~i8 は外部入力, o1, o2 は外部出力, R1, R2, R3, R5, R6, R7, R8 はホールドレジスタ, R0, R4 はレジスタ, M1~M9 はマルチプレクサ, m1~m9, r1~r7 は制御信号, status は状態信号, ADD0 は加算器, SUBO は減算器, LESSO は比較器である. 表1において, t0~t2 は時刻を表し,図2における四 角で囲まれた時刻 0~2 にそれぞれ対応している. ETFk-TEM において、外部入力または時刻0のスキ ャンレジスタからハードウェア要素の入力に何らか の値を伝搬でき,ハードウェア要素の出力から何ら かの値を外部出力または時刻2のスキャンレジスタ に伝搬できるものを, その ETFk-TEM で動作可能[3] であるという.マルチプレクサの左からn番目の入 力を入力 n と表す(n は非負の整数). 図 2 の

Invalid Test State Compaction Method Based on Controller Augmentation

Yuki IKEGAYA, Yuta ISHIYAMA, Toshinori HOSOKAWA and Hiroshi YAMAZAKI

ETF3-TEM において, *ADD*0, *R*1, *R*2, *R*3, *M*1の入力0, *M*2の入力1, *M*3の入力0, *M*8の入力4, *M*9の入力2が動作可能である.

ETFk-TEM におけるハードウェア要素のテスト可 能性に関しては文献[3]で述べられており,その説明 は本論文では割愛する.

## 2-2 コントローラ拡大

コントローラ拡大[2][4][5]とは、コントローラに状 態や状態遷移を追加するテスト容易化設計手法のこ とである. コントローラ中にはリセット状態から遷 移し得ない状態が存在する場合があり、その状態を 無効状態[4]という. 文献[3]の手法では、コントロー ラの状態レジスタをスキャン設計することで、テス ト時において, 全状態から無効状態に遷移可能とな る.したがって、本手法では、文献[3]の手法を適用 することで、ETFk-TEM の動作を実現するためのテ スト動作制御・状態信号系列を出力する状態遷移を 無効状態にのみ設計する.この無効状態のことを無 効テスト状態[4]と呼ぶ. データパスのテスト容易な 構造に着目して生成された ETFk-TEM の動作を実現 する機能は、コントローラに備わっていない可能性 がある.よって, ETFk-TEM を考慮したテスト動作 制御・状態信号系列を新たな状態遷移として無効テ スト状態の状態遷移に設計することで、ETFk-TEM の動作を実現可能となる. なお, ETFk-TEM を考慮 したコントローラ拡大時に無効状態数が不足する場 合は、コントローラの状態レジスタのビット幅を増 加させて、コントローラの無効状態数を増加させる.

# 3. 無効テスト状態の圧縮手法 3-1 提案手法の概要

テスト動作制御・状態信号系列をコントローラの 無効テスト状態の状態遷移に設計する際,一つの状 態遷移に各テスト動作制御・状態信号系列の1時刻 分を割当てる.文献[3]の手法の場合,必要となる無 効テスト状態数が増加し,状態レジスタのビット幅 が増加する可能性がある.本手法では,テスト動作 制御・状態信号系列をグラフを用いて圧縮する方法 を提案し,無効テスト状態数を削減することでコン トローラ中の状態レジスタのビット幅の増加数を削 減する.

## 3-2 無効テスト状態の圧縮定義

制御信号値または状態信号値 ( $P_0, P_1, ..., P_{w-1}$ )を もつ二つのテスト動作制御・状態信号系列 T1, T2 を考える (w は制御信号線と状態信号線数の和). T1, T2 の長さをそれぞれ $l_1, l_2$ とする. T1, T2 の時刻 t における制御信号値または状態信号値 $P_i$ の値をそれ ぞれ T1(t,i), T2(t,i)と表記する. 任意の  $i(0 \le i < w)$ について, 次の二つの条件のうちいずれかを満たす 非負の整数 k が存在するとき, T2 は T1 にスキューk で圧縮可能という.

- (1)  $k \ge l_1$
- (2) k ≤ t < min{l<sub>1</sub>, k + l<sub>2</sub>} となる任意の t について、表 2 に示す圧縮演算∩c をT1(t,i)とT2(t k,i)に行った結果が 0,1,X のいずれかとなる.

表 2. 圧縮演算 0 1 X 0 0 φ 0 1 φ 1 1 X 0 1 X

#### 3-3 テスト動作制御・状態信号系列圧縮グラ フ

テスト動作制御・状態信号系列圧縮グラフとは, 無効テスト状態の圧縮を行うためのグラフである. このグラフは文献[6]で提案されたテストプラン両 立グラフ[6]を応用している. テストプラン両立グラ フは、階層テスト[7]のための圧縮グラフであるが、 本手法ではテスト動作制御・状態信号系列に適用可 能なように、[6]の方法を拡張する.テスト動作制 御・状態信号系列圧縮グラフは頂点 v∈V, 辺(u,v)∈ E,  $(u,v \in V, u \neq v, t(u) \neq t(v)$  or  $j(u) \neq j(v)$ ), 3つの頂点 のラベルからなる無効グラフ G(V,E,j,t,l)である. テ スト動作制御・状態信号系列圧縮グラフの頂点 vは, 各テスト動作制御・状態信号系列の1時刻分を表す. 各頂点は3つのラベルj: V→n (nは自然数), t:V →Z+ (Z+は非負の整数), *l*: V→n を持つ. 頂点 v に おいて, *j*(*v*)はテスト動作制御・状態信号系列, *t*(*v*) はテスト動作制御・状態信号系列の時刻, l(v)はテス ト動作制御・状態信号系列の長さを表す.辺(u,v)は, 頂点 u におけるテスト動作制御・状態信号系列と頂 点 v におけるテスト動作制御・状態信号系列がスキ ューt(u)-t(v) (t(u)-t(v) ≥ 0)で圧縮可能なことを表す.

表3は、ある ETFk-TEM の動作を実現するための テスト動作制御・状態信号系列である. T1, T2, T3 はそれぞれ別々の ETFk-TEM から作成されている. 図3は表3のテスト動作制御・状態信号系列T1,T2, T3 をもとに作成されたテスト動作制御・状態信号系 列圧縮グラフ例である.各頂点に与えられた3つの 数字は, 左からラベル j, t, l を表す. Tl を表す頂 点のラベルjは1, T2を表す頂点のラベルjは2, T3 を表す頂点のラベルiは3である.また、時刻のを 表す頂点のラベル t は 0, 時刻 t1 を表す頂点のラベ ルtは1,時刻t2を表す頂点のラベルtは2である. さらに、T1を表す頂点のラベル1は3、T2を表す頂 点のラベル1は2,T3を表す頂点のラベル1は2で ある. (1,0,3)のラベルを持つ頂点は、長さ3のテス ト動作制御・状態信号系列 T1 の時刻 t0 を表す.ま た, 頂点(2,1,2)と頂点(1,0,3)の間には辺が存在する. これは, T2 と T1 はスキュー1 で圧縮可能であるこ とを表す.

## 3-4 アルゴリズム

図4に提案手法の全体アルゴリズムを示す.はじ めに、圧縮したテスト動作制御・状態信号系列を生 成する.入力にテスト動作制御・状態信号系列  $T_j$ (j = 1, 2, ..., n)の集合Tを与える.まず、SCをTで初期化する(行 3).SCはテスト動作制御・状態信 号系列を部分的に圧縮した、または未圧縮の集合で ある.また、いくつかのテスト動作制御・状態信号 系列を圧縮したテスト動作制御・状態信号系列を、 部分的に圧縮したテスト動作制御・状態信号系列と 呼ぶ.次に、SCの要素が1つになるまで行5-8の操

作を繰り返す(行 4). テスト動作制御・状態信号系列 圧縮グラフ G(V,E,j,t,l)を SC から生成する(行 5). G に辺が存在しなければ, SC 内のそれぞれの部分的に 圧縮したテスト動作制御・状態信号系列を連結して ST に格納し(行 6, 行 7), 新たな圧縮テスト動作制 御・状態信号系列として ST を返す(行 8). 次に SC を $\phi$ で初期化する(行 10). Gから一つのクリーク $c_i$ を選択し、クリーク集合 C に加える(C = C U {c<sub>i</sub>})(行

11). *G*から頂点  $u,v(\forall u \in c_i, j(u)=j(v)$ となる $\forall v$ )と, u.vに接続されている辺を削除する. クリーク選択と 頂点,辺の削除はGが空になるまで繰り返す.Cは クリークの重みの和が最小化するように選択される  $(\sum_{i=1}^{m} W(c_i), m \downarrow C の / U - / 2 数, W(c_i) \downarrow c_i の 重 ).$ クリークの重み和は、部分的に圧縮したテスト動作 制御・状態信号系列の長さの総和と等しい. またciの 重みは、部分的に圧縮したテスト動作制御・状態信 号系列の長さと等しい. W(ci)は式(1)のように表現 される.

 $W(c_i) = \max(t(v_{max}) - t(v) + l(v)) \quad (\forall v \in c_i) \quad (1)$ 式(1)において、 $v_{max}$ はmax(t(v)) ( $\forall v \in c_i$ )の頂点で あろ

次に, G から取り出す $c_i$ を選択するための戦略を 以下に示す.

#### (戦略1)

サイズが最大となるクリークを選択する.これは、 圧縮するテスト動作制御・状態信号系列数を最大化 することに等しい.

#### (戦略 2)

重みが最小となるクリークを選択する.これは. 部分的に圧縮したテスト動作制御・状態信号系列の 長さを最小化することに等しい.

これらの戦略に基づいて、最初の頂点を選択する近 似アルゴリズムを以下に示す.

#### (H1:最初の頂点を選択する近似アルゴリズム)

v∈Vは/nbr(v)/が最大となるように選択する. /nbr(v)/ は v の隣接頂点集合要素数である. この近似アルゴ リズムは戦略1で使用する.

ま3 ティト動作制御・骨能信早玄列の例4

Т	1			T2									
r1 r2 m1 m2 status								m1	m2	status			
1	1	х	x		t0	1	1	1	х	x			
x	х	1	x		t1	х	х	x	0	x			
x	x	0	x		T3								
						r1	r2	m1	m2	status			
				t0	х	1	x	х	x				
				t1	х	x	x	1	x				
	r2           1           X           X	r2         m1           1         1           X         X	r2         m1         m2           1         1         x           x         x         1           x         x         1           x         x         1           x         x         1           x         x         1           x         x         1           x         x         1	r2         m1         m2         status           1         1         x         x           x         x         1         x           x         x         1         x           x         x         1         x           x         x         0         x           3,1,2	r2     m1     m2     status       1     1     x     x       x     x     1     x       x     x     1     x       x     x     1     x       x     x     0     x	r2     m1     m2     status       1     1     X     X       X     X     1     X       X     X     1     X       X     X     0     X	r2     m1     m2     status       1     1     X     X       X     X     1     X       X     X     0     X         r1     tx     X       x     x     0         r1     tx         t1     X         t1         t1         t1         t1         t1 <t< td=""><td><math display="block"> \begin{array}{c ccccccccccccccccccccccccccccccccccc</math></td><td><math display="block"> \begin{array}{c ccccccccccccccccccccccccccccccccccc</math></td><td><math display="block"> \begin{array}{c ccccccccccccccccccccccccccccccccccc</math></td></t<>	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$			

図3. テスト動作制御・状態信号系列圧縮グラフ例

(H2:最初の頂点を選択する近似アルゴリズム)

v∈Vは l(v)が最小となるように選択する. この近似 アルゴリズムは戦略2で使用する.

(H1':最初の頂点以外の頂点を選択する近似アル ゴリズム)

Sをciのそれぞれの頂点 uの隣接集合の積集合とす る.Sを以下に示す.

 $S = \{v \in V - c_i | \forall u \in c_i, \exists (u, v) \in E\}$ *v*∈*S*は/*nbr*(*v*)/が最大となるように選択する(*nbr*(*v*)∈ S). この近似アルゴリズムは戦略1で使用する.

(H2':最初の頂点以外の頂点を選択する近似アル ゴリズム)

 $W(c_i)$ が最小となるように選択した  $v \in S$  を $c_i$ に加え る.この近似アルゴリズムは戦略2で使用する.

最初の頂点を選択するとき,H1を用いて V から選 択された頂点は、頂点集合 V1 に格納される.また、 H2 を用いて V1 から選ばれた頂点は、頂点集合 V2 に格納される.頂点はV2からランダムに選択する. ここで、最初の頂点を選択する2種類のアルゴリズ ム H1, H2 は, その順番を入れ替えて考えることが できる. 最初の頂点以外の頂点を選択するとき, H1' を用いて V から選ばれた頂点は、頂点集合 V3 に格 納される.また,H2'を用いて V3 から選ばれた頂点 は, 頂点集合 V4 に格納される. 頂点は V4 からラン ダムに選択する.ここで、最初の頂点以外の頂点を 選択する2種類のアルゴリズムH1',H2'は,その順 番を入れ替えて考えることができる. それゆえ, こ れらのアルゴリズムの組み合わせを変えることで, クリークを選択するための4種類のアルゴリズムを 考えることができる.これらのアルゴリズムの中で,  $\sum_{i=1}^{m} W(c_i)$ が最小となるものが適用され,Gから Cが選択される.

それぞれの*c*i ∈ Cにおいて, 行 13, 行 14 の操作を 繰り返す(行 12). 部分的に圧縮したテスト動作制 御・状態信号系列 ST を ciから生成する(行 13). そ して, SC に ST を加える(SC = SC U {ST})(行 14). SC

1. Generate\_Compacted\_Test\_Operation\_Control-Status\_Signal\_Sequence(T)

- SC = Twhile (|SC| > 1)generate a test operation control-status signal sequence graph G from SC; if(G has no edges) { ST = concatenate partly compacted test operation control-status signal sequence in SC; return ST;  $SC = \Phi;$ extract a clique set C from G; for(each clique  $c_i, c_i \in C$ ) { ST = Compact\_Test\_Operation\_Control-Status\_Signal\_Sequence(ci);  $SC = SC \cup \{ST\}$ : 15. } 16. return ST; 18. 19. Compact\_Test\_Operation\_Control-Status\_Signal\_Sequence(ci) 20. { 21.  $max\_t = max(t(u)), u \in c_i;$  $V' = \{u | t(u) \text{ is equal to max } t u \in c_i\}$ 22. 23. max\_u = a vertex selected from V' at random; 24.  $ST = T_{j(max_u)}$ 25. for(each  $u \in c_i \setminus max_u$ ) {
- $ST = T_{j(u)}$  is compacted for ST with skew  $(max_t t(u))$ ; 26.
- 27.

28. return ST; 29. }

2.

3.

5

6.

8

9.

10. 11.

12.

13.

14.

17.

図4. テスト動作制御・状態信号系列圧縮アルゴリズム

の要素数が2以上の場合,上記の繰り返し操作を終 了する.繰り返し操作の終了後,STを新たな圧縮テ スト動作制御・状態信号系列として返す(行 17). SC の要素が1つより多ければ、SCを新しいテスト動作 制御・状態信号系列とする.

ST を生成する詳細なアルゴリズムを以下に示す. クリークciを入力とする.出力は部分的に圧縮した テスト動作制御・状態信号系列である. 初めに, t(u)(u ∈c<sub>i</sub>)の最大値をmax\_tに格納する(行21).頂点集合V' は t(u)と max t が等しい u を格納する(行 22). V'から ランダムに頂点を選択し、その頂点を max\_u とする (行 23). ST にT<sub>j(max\_u)</sub>を格納する(行 24). ST の T<sub>j(max\_u)</sub>を除いたそれぞれのテスト動作制御・状態 信号系列T<sub>j(u)</sub>をスキュー(max\_t-t(u))で ST と圧縮し, STを更新する(行 25-27). 最後に ST を返す(行 28).

#### 実験結果 4.

本論文では、本圧縮手法の有効性を示すために、 動作合成ベンチマーク回路[4]を用いた実験結果を 示す.本実験の故障モデルは単一縮退故障であり, データパス及びコントローラ内の全故障を評価対象 とする.本実験では、対象回路に対して文献[3]の DFT 手法適用後,本圧縮手法を適用する.対象回路 のビット幅は 32bit である. また, 本圧縮手法を適 用せず文献[3]の DFT 手法のみを適用した回路とフ ルスキャン設計を適用した回路、オリジナル回路を 比較対象とした.本圧縮手法におけるパーシャルス キャン設計とフルスキャン設計のスキャンパス数は 1本とする.動作合成には内製の動作合成システム PICTHY[8]を用い、論理合成には Synopsys 社の DesignCompiler を用いた. また, テスト生成には Synopsys 社の TetraMAX を用い, TetraMAX のバッ クトラックリミットは 10000 とした.

表4に回路情報を示す.比較対象である文献[3]の DFT 手法のみを適用した手法の面積オーバヘッド は約14%~16%である. それに対して, 文献[3]のDFT 手法と本圧縮手法をともに適用した手法の面積オー バヘッドは約 10%~13%である. 文献[3]のみと文献 [3]+提案手法の面積オーバヘッドの削減率を比較し た結果,約3%~4%削減できた。

## 5. おわりに

本論文では、 k サイクルキャプチャテストにおけ る無効テスト状態の圧縮法を提案した.動作合成べ ンチマーク回路を用いた実験では、文献[3]の DFT 手法に加えて提案する圧縮手法を適用することで, 文献[3]の DFT 手法のみを適用する場合と比べて面 積オーバヘッドを約3%~4%削減することができた. 今後の課題として、状態遷移の圧縮をコントローラ の有効状態にも適用することにより、さらに無効テ スト状態数を削減し,面積オーバヘッドを削減する ことが挙げられる.

## 参考文献

- [1] 藤原 秀雄, ディジタルシステムの設計とテス ト,工学図書株式会社,2004.
- [2] T. Masuda, J. Nishimaki, T. Hosokawa and H. Fujiwara, "A Test Generation Method for Datapaths Using Easily Testable Functional Time Expansion Models and Controller Augmentation," IEEE the 24th Asian Test Symposium (ATS'15), pp. 37-42, Nov. 2015.
- [3] 石山悠太,細川利典,山崎紘史, "パーシャル スキャン設計を用いた k サイクルキャプチャ テストのためのコントローラ拡大法," 17th Forum on Information Technology (FIT'18).
- [4] S. Ohtake, T. Masuzawa, and H. Fujiwara, "A non-scan approach to DFT for Controllers Achieving 100% Fault Efficiency, " Journal of Electronic Testing: Theory and Applications (JETTA), Vol. 16, No. 5, pp.553-566, Oct. 2000.
- [5] L.M.FLottes, B.Rouzeyre, L.Volpe,"A Controller Resynthesis Based Methods for Improving Datapath Testabilty," IEEE International Symposium on Circuits and Systems, pp. 347 -350, May 2000.
- [6] T. Hosokawa, H. Date, and M. Muraoka, "Two Test Generation Methods Using a Compacted Test Table and a Compacted Test Plan Table for RTL Data Path Circuits," IEICE Trans. Inf & Syst., Vol. E85-D, No. 10, pp.1474-1482, Oct. 2002.
- [7] J. Lee and J.H. Patel, "Hierarchical test generation under architectural level functional constraints," IEEE Trans. on CAD, vol.15, no.9, pp.1144-1151, Sept. 1996.
- [8] 石井 英明, 細川 利典, "テスト容易化のため のインターフェースを設けた動作合成システ ム PICTHY の開発," 第 62 回 FTC 研究会, Jan. 2010.

回路名	テスト 設計	容易化 手法	スキャンFF/ 総FF数	増加状態レジ スタビット幅	追加状態 遷移数	回路 面積	面積オーバ ヘッド(%)						
C - lassa	オリ	ジナル	0 / 262	0	0	4848	0.00						
	フルス	キャン	262 / 262	0	0	5910	21.91						
Sellwa	[3]	圧縮前	10 / 266	3	227	5637	14.21						
		圧縮後	9 / 265	2	45	5353	10.42						
	オリジナル		0 / 198	0	0	4177	0.00						
Maha	フルス	キャン	198 / 198	0	0	4983	19.30						
Ivialia	[3]	圧縮前	10 / 202	3	134	4845	15.99						
		圧縮後	9 / 201	2	73	4665	13.31						
	オリ	ジナル	0 / 198	0	0	4776	0.00						
Vim	フルス	キャン	198 / 198	0	0	5581	16.86						
KIII	[3]	圧縮前	10 / 202	3	216	5537	15.93						
		圧縮後	9 / 201	2	59	5341	11.83						

#### 同政権却 **#** 4