# ニューラルネットワークを用いた低消費電力ランダムパターン生成法

日大生産工(院) 〇越智 小百合 日大生産工 細川 利典 日大生産工 山内 ゆかり 日大生産工 新井 雅之

## 1 はじめに

大規模集積回路(Large Scale Integrated Circuits :LSI)の微細化や高速化,電源電圧の 低下にともない,遅延故障のようなタイミング 関連の欠陥を検出するためのテストは必要不 可欠<sup>1)</sup>となっている.また,構造の単純さやテ スタビリティ,故障診断の容易性といった観点 から,LoC (Launch-On-Capture)<sup>2)</sup>ベースの実速 度スキャンテストが広く採用されている<sup>3)</sup>.

フルスキャン設計された順序回路では、すべ てのフリップフロップ(flip-flops:FF)はシフ トとキャプチャの2つのモードで動作するスキ ャンフリップフロップに置き換えられる.シフ トモードはテストベクトルをスキャンフリッ プフロップに印加するシフトイン操作と、組合 せ回路部のテスト応答を観測するシフトアウ ト操作のために利用される.また、キャプチャ モードでは、スキャンFFは通常のFFと同様にテ スト応答をFFへ格納する動作をする.

LoCベースの実速度スキャンテストにおける 消費電力は、シフト時消費電力とキャプチャ時 消費電力に分類することができる. 過度のシフ ト時消費電力は回路の発熱につながり、回路の 熱破壊問題を引き起こす. 一方, 過度のキャプ チャ時消費電力は過度のIRドロップ<sup>4)</sup>を引き 起こし, 誤テストにより不必要な歩留りの低下 を引き起こす<sup>5)</sup>.

本論文では、キャプチャ時消費電力問題に着 目する.キャプチャ時消費電力削減において、 キャプチャ動作時の信号線遷移数(launch switching activity:LSA)を削減することが非 常に重要である.キャプチャ時消費電力削減の ための手法は多数提案されており、それらは一 般に、テストベクトル変更による手法<sup>6)7)8)9)</sup>と テスト生成による手法<sup>10)11)</sup>に分類することが できる.

テストベクトルの変更による手法では,X判 定<sup>6)</sup>とX割当て<sup>7)8)9)</sup>を組み合わせた手法が提案 されている.X判定による手法は,低消費電力 なX割当てを効果的に行うために,1つのテスト キューブで検出可能な故障数を平均化する手 法<sup>6)</sup>が提案されている.また、X割当てによる手 法は,正当化や含意操作などの決定的アルゴリ ズムを用いてテストキューブ中のXに低消費電 力になるように0や1を割当てるLCP-FILL<sup>7)</sup>,確 率計算を用いてテストキューブ中のXに低消費 電力になるように0や1を割当てるPreferred-FILL<sup>8)</sup>, その両方の手法を組合わせたJP-FILL<sup>9)</sup> などが挙げられる. これらの手法は, キャプチ ャモード時のFFの遷移数を削減することで、キ ャプチャ時消費電力を削減することを目的と している. また, テスト生成による手法<sup>10)11)</sup>は, 従来の故障検出重視のテスト生成手法により 生成されたテスト集合内の高消費電力テスト ベクトルでのみ検出されるアンセーフ故障10) を検出するために、低消費電力テストベクトル の故障伝搬経路を模倣し, 高速に低消費電力テ ストベクトルを合成する手法11)などが挙げら れる.しかしながら、上記の低消費電力テスト ベクトル生成手法では、対象故障によって、故 障伝搬経路を模倣する低消費電力テストベク トルが存在しない場合がある.よって、模倣す る低消費電力テストベクトル数を増加させる ことが課題となっている.

本論文では、ニューラルネットワークを用い た低消費電力ランダムテスト生成手法を提案 する.提案手法は、ニューラルネットワークを 用いることで、高速に多数の低消費電力テスト 集合を生成することが期待できる.

### 2 キャプチャ時消費電力問題

キャプチャ動作時の過度な電力消費は, 過度 のIRドロップを引き起こし, その結果遅延の 増大により誤テストの原因となる. キャプチャ 時 消 費 電 力 は 重 み 付 き 信 号 遷 移 確 率 (Weighted Switching Activity :WSA)<sup>12)</sup>を用い て見積もることが可能である. WSAは(1)式で 与えられる.

WSA( $V_i$ ) =  $\sum_{j=1}^{G} tran(g_i) \times (1 + fanout(g_i))$  (1) (1)式において、WSA( $V_i$ )はテストベクトル $V_i$ 

のWSA値を表し、テストベクトル $V_i$ を回路に

A Low Power Oriented Random Pattern Generation Method Using Neural Networks

Sayuri OCHI, Toshinori HOSOKAWA, Yukari YAMAUCHI and Masayuki ARAI

2-3

印加した際の内部信号線における論理値の遷 移数を見積もる. Gは回路中の全ゲート数を表 し,  $tran(g_i)$ はテストベクトル $V_i$ を回路に印加 した際に, ゲート $g_i$ の出力で論理値の遷移が発 生した場合には1, 遷移が発生しない場合には 0を返す関数である.  $fanout(g_i)$ はゲート $g_i$ の 出力のファンアウト数を表す. このようにして WSAでは, 各テストベクトルに対するキャプ チャ時消費電力の見積りを算出する.

実速度スキャンテストにおいて、キャプチャ 時消費電力が閾値より高いテストベクトルは、 誤テストを引き起こす恐れがあるためテスト に使用できない.本論文では、文献10)で定義 されたように、キャプチャ時消費電力が閾値以 下のテストベクトルをキャプチャセーフテス トベクトル10,キャプチャ時消費電力が閾値を 超えるようなテストベクトルをキャプチャア ンセーフテストベクトル10と呼ぶ.また、初期 テスト集合中においてアンセーフテストベク トルでのみ検出可能な故障をアンセーフ故障、 アンセーフ故障以外の検出故障をセーフ故障 と呼ぶ.

3 ニューラルネットワークを用いた低消費 電力ランダムパターン生成法

3-1 提案手法の概要

本論文で提案するニューラルネットワーク を用いた低消費電力ランダムパターン生成 法では、ニューラルネットワークによって、入 力されたランダムテスト集合をキャプチャア ンセーフテストベクトルかキャプチャセーフ テストベクトルに判定することで、キャプチャ セーフテストベクトル生成時間を短縮するこ とを目標にする.本手法は、消費電力計算を近 似したWSA<sup>12)</sup>を用いるモンテカルロ法13)よ りもキャプチャセーフテストベクトルを高速 に判定することが期待される.

図1に提案手法の概念図を示す.提案手法では、大きく分けて2つの処理によりキャプチャ セーフテストベクトルを生成する.まず、図 1(a)に示すように、学習用ランダムテスト集合



図 1. 提案手法の概要



#### 図 2. 提案手法アルゴリズム

と学習用遷移FF情報を用いて、キャプチャセ ーフテストベクトルとキャプチャアンセーフ テストベクトルの特徴を抽出し,ニューラルネ ットに学習させる. ここで入力する学習用ラン ダムテスト集合は、キャプチャセーフテストベ クトルとキャプチャアンセーフテストベクト ルの両方を含んでいる集合を使用する.また, 遷移FF情報は、入力するランダムテストベク トルを印加後、1時刻分だけ論理シミュレーシ ョンを実行した際に, 各FFの入出力値が異な るか否かを記している. FFの入出力値が異な る場合は1,同じ場合は0と表記されている.こ の情報は、遷移したFFの組合せがテストベク トルの消費電力に関係性が考えられるためキ ャプチャセーフテストベクトルやキャプチャ アンセーフテストベクトルの特徴として入力 する.本手法では、ニューラルネットを学習さ せる方法として, 誤差逆伝搬法14)を用いて, 重 み学習を行う.最後に、図1(b)に示すように、 重み学習されたニューラルネットを用いて,判 定対象ランダムテスト集合と対応する判定用 遷移FF情報を入力しすることで、判定対象ラ ンダムテスト集合をキャプチャアンセーフテ スト集合とセーフテスト集合に分類する.

3-2 ニューラルネットワークを用いた低消 費電力ランダムパターン生成法アルゴリズム

図2に,提案手法の全体アルゴリズムを示す. また,図4に提案手法の図1(a)に相当する学習 例を示し,図5に提案手法図1(b)に相当する判 定例を示す.提案手法は,入力として学習用ラ



ンダムテスト集合L,学習用テストベクトルli がキャプチャセーフテストベクトルなのかキ ャプチャアンセーフベクトルなのかを各々0. 1で表した教師信号リストT,学習用遷移FF情 報FL, 判定対象ランダムテスト集合I, 判定用 遷移FF情報FJを与える.はじめに,外部入力ま たは疑似外部入力から到達可能なFF情報Aを 取得する(step1). これは,回路トポロジーをニ ューラルネットワークに追加するために行う. 次に、Aを基に、ニューラルネットNを図3のよ うに生成する(step2).本手法では、中間層が1 層である階層型ネットワークを生成する.入力 層のニューロン数は外部入力数とFF数×2の 和,中間層のニューロン数はFF数,出力層のニ ューロン数は1とする.また、入力層と中間層 にはバイアス値という前の層のノードに影響 しない定数的な性質を持つ値を表すニューロ ンを追加する.次に、学習用ランダムテスト集 合L内にある学習用ランダムテストベクトルl<sub>i</sub> に対し、(step4)から(step7)の処理(図1(a)に相 当する学習に関する処理)を実行する(step3). まず,ニューラルネットワークNの初期化を行 う(step4). 図4(a)のように、入力層のニューロ ンには、学習用ランダムテストベクトルしょと対 応する学習用遷移FF情報fliを入力する.また, バイアス用ニューロンには、定数1を入力する. さらに,入力層と中間層の重みと中間層と出力 層の重みには、区間(0,1)の一様分布した乱数 値を入力する.次に、ニューラルネットNに対 して,ニューラルネットの前向き演算を実行す る(step5). 図4(b)のように、入力層から出力層 に向けて出力信号を求める.次に、ニューラル ネットNに対して, ニューラルネットの後向き 演算を実行する(step6). 図4(c)のように出力信 号y1と教師信号t1の誤差を求め,その誤差を基 に各層間にある重みを修正する.例では、出力 信号y1が0.7,教師信号t1が0.0と誤差が0.7で あるため、この誤差を小さくするように中間層 と出力層間の重みwik,入力層と中間層の重み wiiの順に重みを修正する. 次に, (step11)以降 で使用するキャプチャセーフテスト候補集合 Tsafeとキャプチャアンセーフテスト候補集合



 $T_{unsafe}$ を空集合に、ニューラルネットNの出力 信号を格納するout\_valueを0に初期化する (step8-10). 最後に、判定対象ランダムテスト 集合1内にある判定対象ランダムテストベクト ルjiに対し、(step12)から(step19)の処理(図 1(b)に相当する判定に関する処理)を実行する (step11). まず、ニューラルネットワークNの 初期化を行う(step12). 図5(a)のように、入力 層のニューロンには、判定対象ランダムテスト ベクトル*j*<sub>i</sub>と対応する判定用遷移FF情報*f*<sub>j</sub>を 入力する. また, バイアス用ニューロンには, 定数1を入力する.入力層と中間層の重みと中 間層と出力層の重みは、学習時と異なり、学習 時に修正した重みを使用する. 次に, ニューラ ルネットNに対して、図5(b)のようにニューラ ルネットの前向き演算を実行し,出力信号 out\_value を求める(step13). その後, 出力信号 out\_valueが0.5より大きい場合は(step14), 判 定対象ランダムテストベクトルj;をキャプチ ャセーフとし、キャプチャセーフ候補テスト集 合 T<sub>safe</sub> に格納する (step 15). 出力信号 out\_valueが0.5以下である場合は(step16), 判 定対象ランダムテストベクトルi;をキャプチ ャアンセーフとし、キャプチャアンセーフテス ト候補集合T<sub>unsafe</sub>に格納する(step17). 図5(c) では、演算後、出力信号y1が0.8と0.5以上であ るため、判定対象ランダムテストベクトル」は キャプチャアンセーフ候補集合と判定する.

### 4 実験結果

提案手法をC言語で実装し、ISCAS'89ベン チマーク回路を対象として実験を行い,提案手 法を用いて判定対象ランダムテスト集合内の テストベクトルをキャプチャセーフ候補テス トベクトルとキャプチャアンセーフ候補テス トベクトルに分類し,その正確さをWSA<sup>13</sup>計 算を用いて判定し,評価した. WSA閾値は, 対象回路の遷移する可能性がある信号線数の うち20%, 30%になる値を用いる.

「回路名」は、実験対象回路を示し、「閾値」 は、学習用テスト集合生成時やWSA測定時に 用いたWSA閾値を示す、「学習用テスト集合」 は、学習用テスト集合の情報を示す、「判定対



象ランダムテスト集合」は、判定対象ランダム テスト集合の情報や実験結果を示す.「#セー フ」は、キャプチャセーフテストベクトル数を 示し、「#アンセーフ」は、キャプチャアンセ ーフテストベクトル数を示す.「実行時間(s)」 は、学習時のCPU時間または判定時のCPU時 間を示す.また、「一致率(%)」は、キャプチャ セーフテスト候補集合内にあるキャプチャセ ーフ候補テストベクトルのうちWSA計算した 結果、キャプチャセーフと断定されたベクトル の比率を表す.

表1に実験結果を示す.実験結果より,提案 手法では,判定対象ランダムテストベクトルを キャプチャセーフと判定したが,一致率が0% ということから,正確な判定で無かったことが 分かった.

5 まとめ

本論文では、ニューラルネットワークを用い た低消費電力テストベクトル生成手法を提案 した.提案手法では、ランダムに生成された判 定対象ランダムテストベクトルをキャプチャ セーフとキャプチャアンセーフに分類するこ とが出来なかった.今後の課題としては、ニュ ーラルネットワークの改善や活性化関数の変 更、学習用テスト集合の増加が挙げられる.

「参考文献」

1)Y. Sato, S. Hamada, T. Maeda, A. Takatori, Y. Nozuyama and S. Kajihara, "Invisible Delay Quality - SDQM Model Lights Up What Could Not Be Seen," Proc. ITC, p. Paper 47.1, 2005.

2)J. Savir and S. Patil, "Scan-based transition test," IEEE Trans. Comput. Aided Design Int. Circuits & Syst., vol. 13, no. 8, pp. 1057-1064, 1994.

3) L. -T. Wang, C. -W. Wu and X. Wen, "VLSI Test Principles and Architectures," Design for Testability, San Francisco, CA, USA., 2006.

4)J. Saxena, K. M. Butler, V. B. Jayaram, S. Kundu, N. V. Arvind, P. Sreeprakash and M. Hachinger, "A case study of IR-drop in structured at-speed testing," Proc. Int. Test Conf., pp. 1098-1104, 2003.

5)Y. Zorian, "A Distributed BIST Control Scheme for Complex VLSI Devices," Proc. VLSI Test Symp., pp. 4-9, 1993.

6)K.Miyase, K.Node, H.Ito, K.Hatayama, T.Aikyo, Y.Yamato, H.Furukawa, X.Wen and

S.Kajihara, "Effective IR-Drop Reduction in At-Speed Scan Testing Using Distribution-Controlling X-Identification," IEEE/ACM International Conference on Computer-Aided Design,, pp. 52-58, 2008.

7) X.Wen, Y.Yamashita, S.Kajihara, L.-T.Wang, K.Saluja, and K.Kinoshita, "A New Method for Low-Capture-Power Test Generation for Scan Testing," IEICE Trans. Inf. & Syst., Vol.E89-D, No.5, pp. 1679-1686, 2006.

8)S.Remersaro, X.Lin, Z.Zhang, S.M.Reddy, I.Pomeranz and J.Rajski,, "Preferred Fill: A Scalable Method to Reduce Capture Power for Scan Based Designs,," Proc. ITC, p. 32.2, 2006.

9)X.Wen, K.Miyase, S.Kajihara, T.Suzuki, Y.Yamato, P.Girard, Y.Ohsumi, and L.-T.Wang, "A Novel Scheme to Reduce Power Supply Noise for High-Quality At-Speed Scan Testing," Test Conf. ITC., pp. 1-10, 2007

10)X. Wen, K. Miyase, S. Kajihara, H. Furukawa, Y. Yamato, A. Takashima, K. Noda, H. Ito, K. Hatayama, T. Aikyo and K. K. Saluja, "A Capture-Safe Test Generation Scheme for At-Speed Scan Testing," Proc. European Test Symposium, pp. 55-60, 2008. 11)T.Hosokawa, A.Hirai, Y.yamauchi, M.Arai, "A Low Capture Power Test Generation Method Based on Capture Safe Test Vector Manipulation," IEICE Trans. Inf.&Syst., vol.E100-D, No.9, pp. 2118-2125, 2017.

12)S.Gerstendorfer and H-J.Wumderlich, "Minimized power consumption for scanbased BIST," Proc. International Test Conferance, pp. 77-84, 1999.

13) 松永裕介, "信号選移回数を考慮した遷
移故障向けテストパタン生成手法について,"
著:第75回FTC研究会, 2016.

14)D.E.Rumelhart and J.Mcclelland, "Parallel Distributed Processing:Explorations in the Microstructure of Cognition,"MIT Press, 1986.

表 1 実験結果

					判定対象テスト集合					
		学習用テスト集合			WSA判定		提案手法			
回路名	閾値	#セーフ	#アンセーフ	実行時間(s)	#セーフ	#アンセーフ	#セーフ	一致率(%)	#アンセーフ	実行時間(s)
s9234	1734	938	19062		934	19066	0	0	20000	21600