キャプチャ消費電力を考慮した キャプチャセーフテスト集合のテスト圧縮法

日大生産工(院) 越智小百合 日大生産工 〇山崎紘史 日大生産工 細川利典 京都産業大・コンピュータ理工 吉村正義

1. まえがき

近年,半導体微細化技術の発達に伴い,超大規 模集積回路(Very Large Scale Integrated Circuits: VLSI)の実速度スキャンテストは必要不可欠な 技術となっている.スキャンテストでは,順序回 路の全てのフリップフロップ(Flip-Flop:FF)がシ フトとキャプチャの2つのモードで動作するス キャンFF に置き換えられる[1].シフトモードで は,シフトインによるテストベクトルの印加とシ フトアウトによるテスト応答の観測を行い,キャ プチャモードでは,組合せ回路部のテスト応答を スキャンFF に取り込む.フルスキャン設計され た回路に対するテストでは,順序回路を擬似的に 組合せ回路として取り扱うことが可能となり,テ スト容易性が向上する[2].

一般的に実速度スキャンテストの消費電力は, テストコスト削減のため少数のテストベクトル で多くの故障を検出しようとするため, VLSI が 機能動作する際の消費電力と比較して3倍~5倍 になることが報告されている[3].

スキャンテスト時消費電力として,スキャンチ ェインへのテストデータの印加を行うシフト動 作時に発生するシフト時消費電力[4]と、テスト 応答 FF への格納を行うキャプチャ時に発生する キャプチャ時消費電力[4]が挙げられる.シフト 動作時には最大スキャンパス長分のクロックサ イクル数が必要となるため,シフト時消費電力の 影響は温度上昇という形で現れ, VLSI を熱破壊 する可能性がある.一方,キャプチャ動作時には FF の遷移が同じタイミングで発生し、回路内の 多くの信号線が遷移するため,キャプチャ時消費 電力の影響はIRドロップ[3]による回路内の遅延 増加という形で現れる.増加した遅延は遅延故障 として検出される可能性がある.その結果,良品 を不良品として判定する誤テストを行う可能性 があり、歩留り損失の原因となる. したがって、 歩留り損失や回路の熱破壊を抑制するため,テス ト時の消費電力を削減することが重要な課題と

なっている.

キャプチャ時消費電力の削減のための手法は, テストベクトルの変更による手法[5][6][7][8]と テスト生成による手法[9][10][11]が提案されてい る. テストベクトル変更による手法は、ドントケ ア(X) 判定による手法[5], X 割当てによる手法 [6][7][8]がある. X 判定による手法[5]は,低消費 電力な X 割当てを効果的に行うために、1 つの テストキューブで検出可能な故障数を平均化す る手法[5]が提案されている.また,X割当てによ る手法は,正当化や含意操作などの決定的アルゴ リズムを用いてテストキューブ中の X に適切な 0や1を割当てる LCP-FILL[6]や確率計算を用い てテストキューブ中のXに適切な0や1を割当 てる Preferred-FILL[7], その両方の手法を組み合 わせた JP-FILL[8]などが挙げられる. これらの手 法は、キャプチャ時の FF の遷移数を削減するこ とで,キャプチャ時消費電力を削減することを目 的としている.また、テスト生成による手法 [9][10][11]は、従来の故障検出重視のテスト生成 手法により生成されたテスト集合内の高消費電 カテストベクトルでのみ検出されるアンセーフ 故障[9]に対して、低消費電力テストベクトルを 模倣し,高速に低消費電力なテストベクトルを合 成する手法[10][11]などが挙げられる. 上記で示 したキャプチャ時消費電力削減のための手法を 用いることにより,高消費電力テストベクトルで あるキャプチャアンセーフテストベクトル数[9] やアンセーフ故障数[9]を削減することは可能だ が,テストベクトル数の増加が課題となっている. テストベクトル数の増加は、VLSI のテストコ ストの増加につながるため、テストベクトル数を 削減することが重要である.テストベクトル数を 削減するために様々なテスト圧縮法[12][13][14] が提案されている.テストベクトル数を削減する 手法の1 つとして, 生成されたテスト集合に対 し, X 判定, X に基づく静的圧縮, X 割当て, 二 重検出法[14]を繰返し適用することで、テストベ

A Test Compaction Method Using Capture Safe Test Considering Capture Power Consumption

Sayuri OCHI, Hiroshi YAMASAKI, Toshinori HOSOKAWA and Masayoshi YOSHIMURA

クトル数を削減する手法が提案されている[13]. この手法において、セーフテスト集合に対して、 X 判定や X 割当てに低消費電力指向な手法を適 用したとしても、キャプチャアンセーフテストベ クトルを生成し、アンセーフ故障が存在する可能 性がある.

本論文では,キャプチャ時消費電力を考慮した 静的テスト圧縮法を提案する.提案手法では,テ スト圧縮前に圧縮後のテストベクトルの消費電 力を見積もり,それを考慮して圧縮することでキ ャプチャアンセーフテストベクトルを生成しな いで,できる限りテストベクトル数を削減するこ とを目指す.

2. 低消費電力テスト

相補型金属酸化膜半導体(Complementary Metal Oxide Semiconductor: CMOS)回路の消費電力は 静的なリーク電流,及びスイッチング動作に起因 する動的電流により構成される.

2.1 動的消費電力の推定

CMOS 回路の動的消費電力は(1) 式のとおり である[15].

$$P_d = \frac{1}{2} \times V_{DD}^2 \times f_p \times \sum_{i=1}^G E(t_i) \times C_i \cdots (1)$$

(1) 式において, V_{DD} は電源電圧, f_p はクロッ ク周波数, Gは回路中の総ゲート数, $E(t_i)$ はある テストベクトル t_i 当たりの予想スイッチング数, C_i はゲート g_i の負荷容量を表す.本論文では,ス イッチング動作に起因するキャプチャ時消費電 力を評価する.キャプチャ時消費電力を見積もる 手法として,多くの評価尺度では,FF や内部信 号線における論理値の遷移数を評価している.そ のため,消費電力の評価として計算式を簡略化し た WSA[15]を用いる.あるテストベクトル t_i の WSA は (2) で表される.

WSA(
$$t_i$$
) = $\sum_{j=1}^{G} tran(g_j) \times (1 + fanout(g_j)) \cdots (2)$

(2) 式において、WSA(t_i)はテストベクトル t_i のWSA値を表す.Gは回路中の総ゲート数を表す. $tran(g_j)$ はゲート g_j の遷移関数であり、 g_j に遷移が発生した場合は 1、それ以外は 0 を返す. $fanout(g_j)$ はゲート g_j のファンアウト数を示す.

2.2 キャプチャアンセーフテストベクトルと アンセーフ故障

2.1 節で説明したように、多数のスイッチング 動作は過度な消費電力を発生させる. キャプチャ 時の過度な消費電力は過度な IR ドロップを発生 させる.過度な IR ドロップは遅延を増加させ, 増加した遅延が遅延故障として検知され可能性 がある.その結果,良品を不良品として判定する 誤テストを行う可能性がある.そのため,閾値を 超えた高キャプチャ時消費電力なテストベクト ルは,テストに使用することができない.このよ うなテストベクトルをキャプチャアンセーフテ ストベクトル[9]と呼ぶ.一方,テストに使用でき るテストベクトル[9]と呼ぶ.その集合をセーフテス トベクトル[9]と呼ぶ.その集合をセーフテス トベクトルはテストに使用できないため,キャプ チャアンセーフテストベクトルでのみ検出可能 なアンセーフ故障[9]は、テストされなくなる.

ドントケアを用いたキャプチャセー フテスト集合の静的テスト圧縮法

本章では,提案手法であるドントケアを用いた キャプチャセーフテスト集合の静的テスト圧縮 法について説明する.従来手法[13]では,テスト キューブ同士の圧縮時に低消費電力であること を考慮していなかったため,最終的にキャプチャ アンセーフテストベクトルを生成する可能性が あった.提案手法では,テストキューブ同士の圧 縮時に低消費電力であることを考慮することで, キャプチャアンセーフテストベクトルが一切な いテスト集合を生成する.

3.1 前提定義

(定義1:テストキューブ圧縮可能性グラフ)

テストキューブの圧縮可能性グラフは、頂点 $v \in V$ がテストキューブを表し、任意の頂点uお よび $v \in V(u \neq v)$ に対するエッジ $(u, v) \in E$ は、u と v は圧縮可能であり、生成されたテストベク トルが、テスト圧縮と低消費電力指向 X 割当て 適用後のキャプチャセーフベクトルであること を表す無向グラフG(V, E)である.

(定義2:クリークテスト行列)

クリークテスト行列は、テストキューブ圧縮可 能性グラフの各クリークがカバーする頂点を示 す. クリークテスト行列の行と列はそれぞれクリ ークと頂点を示す. $c_i \ge t_j$ の行列の値($\in \{0,1\}$)は、 $1 \le i \le m(m$ はクリークの数)、 $1 \le j \le n(n$ は頂 点の数)としたとき、 $CTM(c_i, t_j)$ で表される. c_i が t_j を被覆するとき、 $CTM(c_i, t_j) = 1$ である. そう でなければ、 $CTM(c_i, t_j) = 0$ である.

3.2 問題定式化

"ドントケアを用いたキャプチャセーフテスト 集合の静的テスト圧縮法"による問題定式化を示 す.

(問題定式化)

入力: フルスキャン設計回路, 初期キャプチャセ ーフテスト集合, WSA 閾値

出力:最終的なキャプチャセーフテスト集合 制約:最終的なキャプチャセーフテスト集合中 のテストベクトルはWSA 閾値未満のもの 最適化:最終的なキャプチャセーフテスト集合

中のテストベクトル数の最小化

3.3 提案手法の全体アルゴリズム

提案手法では,キャプチャセーフテスト集合に 対して、低消費電力を考慮した X に基づくテス ト圧縮を行うことで、キャプチャアンセーフテス トベクトルを生成しないテスト集合の生成を実 現する.図1は、提案手法の全体アルゴリズムで ある.提案手法では、入力として回路 C, 初期キ ャプチャセーフテスト集合 T_{safe} , WSA 閾値 W_{th} を与える.出力は,最終的なキャプチャセーフテ スト集合T_{fin safe}である. はじめに, T_{safe}に対し て X 判定[5]を適用し、2 値のテスト集合から 3 値のテスト集合 T_x を生成する (行 4). 次に, T_x を もとに圧縮可能性グラフGを生成する(行5).こ のステップでは、2つのテストキューブが圧縮可 能な場合,2つのテストキューブは圧縮され,圧 縮されたテストキューブが生成される. その後, 低消費電力指向 X 割当てである P-Fill[7]を圧縮 されたテストキューブに適用し, 圧縮されたテス トベクトルが生成される. 圧縮されたテストベク トルがWthを超える場合,2つのテストキューブ に対応する頂点間のエッジは存在しない.そうで なければ、エッジが存在する.次に、G中の全て

- 1. Input: Cirduit *C*, initial capture-safetest set *T*_{safe}, and Threshold value of WSA *W*_{th}
- 2. Output: Final capture-safe test set T_{fin_safe}

3. static_test_compaction_Xbit_low_power(C, T_{safe}, W_{th}){

- 4. $T_x = X_{identification_lp(C, T_{safe});$
- 5. $G = \text{compatibility}_graph_generation}(C, T_x, W_{th});$
- 6. $CTM = \text{clique}_\text{enumeration}(G, C, T_X, W_{th});$
- 7. *T_{comp_safe}* = minimum_clique_cover(*CTM*, *T_{safe}*);
- 8. $T_{fin_safe} = \text{double_detection}(C, T_{comp_safe});$
- 9. return(T_{fin_safe});
- 10.}

```
図 1. 全体アルゴリズム
```

のクリークが列挙され、クリークテスト行列 CTMが生成される(行 6). このステップでは、ク リークに対応するテストキューブが圧縮され、圧 縮されたテストキューブが生成される. P-Fill が 圧縮されたテストキューブに適用され、圧縮され たテストベクトルが生成される. 圧縮されたテス トベクトルが W_{th} を超えると、クリークは削除さ れる. CTMに関しては、最小クリーク被覆問題 [16]が解かれ、圧縮されたテスト集合 T_{comp_safe} が 生成される(行 7). 最後に、 T_{comp_safe} に二重検出 法[14]が適用され、冗長なテストベクトルが T_{comp_safe} から削除され、最終的なキャプチャセ ーフテスト集合 T_{fin_safe} が生成される(行 8). 行 8 で生成した T_{fin_safe} が返される(行 9).

4. 実験結果

提案手法は C 言語で実装し, ISCAS'89 ベンチ マーク回路の一部(キャプチャセーフテスト集合 のみで遷移故障検出効率100%を達成できた回路) を対象として実験を行った.本稿では、これらの 初期テスト集合は、私たちの SAT ベースの遷移 故障用テスト生成ツールと[11]で提案された低 キャプチャ時消費電力テスト生成手法によって 生成された.結果として,生成された初期テスト 集合はキャプチャセーフであった. 閾値は, [11] と同じものを使用した. [11]では, SAT ベースの テスト生成ツールが,キャプチャ時電力を考慮せ ずに初期テスト集合を生成する. [11]において, キャプチャアンセーフテストベクトルを判定す るために使用される閾値は、私たちの SAT ベー スのテスト生成ツールによって生成された初期 テスト集合内の最大 WSA 値の 70%に設定した.

表1は、初期テスト集合の特性を示す.この表 において、"Circuit"、"#init_tv"、"#det"、 "WSA_th"はそれぞれ、回路の名称、初期テス ト集合内のテストベクトル数、検出故障数、WSA の閾値を示す.初期テスト集合内の全てのテスト ベクトルは、キャプチャセーフテストベクトルで あった.

本論文の目的である圧縮後のテストベクトル 数は、初期テスト集合と比較して最大 40.8%、平 均 25.6%削減することができた.

表2は,提案手法の実験結果を示す.この表に おいて,"Circuit","#init_vec","Conventional", "Proposed","#mrg_tv","#dd_tv","#unsf_tv", "#unsf_flt"は,それぞれ回路名,[13]で提案され た静的テスト圧縮法の実験結果,提案された低消 費電力を考慮したXビットにもとづく圧縮され たテストベクトル数,二重検出法[14]後の最終テ

表 2. 初期テスト集合の特性

Circuit	#init_tv	#det	WSA_th		
s5378	228	4315	1112		
s15850	500	12386	2253		
s35932	105	44076	8741		
s38584	1857	43834	4500		

表 1. 実験結果

Circuit #init_vec	Conventional			Proposed				
	#mrg_tv	#dd_tv	#unsf_tv	#unsf_flt	#mrg_tv	#dd_tv	RR(%)	
s5378	228	204	201	0	0	204	202	11.4
s15850	500	282	281	14	138	296	296	40.8
s35932	105	77	77	3	339	79	79	24.7
s38584	1857	527	527	46	934	NA	NA	NA

ストベクトル数, キャプチャアンセーフテストベ クトル数, アンセーフ故障数を示す. "RR"は, 式(3)に示される初期テストベクトル数に対する 最終テストベクトル数の減少比を示す.

$RR = \frac{\#initial_{tv} - \#dd_{tv}}{\#initial_{tv}} \times 100 \cdots (3)$

提案手法では、テストベクトル数を減らすこと ができる平均して25.6%、最大では40.8%減少す る可能性があります. 我々の提案した方法は、従 来の方法と比較して平均して2.8%のテストベク トル数を増加させた. しかし、従来手法を適用し た結果、1%のアンセーフ故障が平均して発生す る. s38584 の"NA"は、実験が進行中であること を示します.

5. むすび

本論文では、キャプチャ時消費電力を考慮した ドントケアを用いたキャプチャセーフテスト集 合に対する静的テスト圧縮法を提案した.評価実 験では、実験結果が出ている回路において、初期 テスト集合と比較して最大 40.8%、平均 25.6%削 減することができた.提案手法は、従来の手法 [23]に比べ、平均で 2.8%のテストベクトル数を 増加させたが、提案手法ではアンセーフ故障が発 生しなかった.

今後の課題として,アルゴリズムの高速化と提案 手法の大規模回路への適用が挙げられる.

参考文献

1) H. Fujiwara, "Logic Testing and Design for Testbility, "The MIT Press, pp298, 1985.

2) J.Savir and S.Patil, "Scan-based transition test," IEEE Trans. Comput. Aided Design Int. Circuit & Syst., vol.13, no.8, pp.1057-1064, 1994.

3) J.Saxena, K.M.Butler, V.B.Jayaram, S.Kundu, N.V.Arvind, P. Sreeprakash and M. Hachinger, "A case study of IR-drop in structured at- speed testing, "Proc.ITC, pp.1098-1104, 2003.

4) A.Krstic, and K.T.Cheng, "Delay Falut Testing for VLSI Circuits," Kluwer Academic Publishers, 1998.

5) K.Miyase, K.Noda, H.Ito, K.Hatayama, T.Aikyo, Y.Yamato, H.Furukawa, X.Wen, and S.Kajihara, "Effective IR-Drop Reduction in At-Speed Scan Testing Using Distribution-Controlling X-Identification," IEEE/ACM International Conference on Computer-Aided Design, pp.52-58, 2008.

6) X.Wen, Y.yamashita, S.kajihara, L-T.Wang, K. K.SALUJA, K.Kinoshita " A New Method for Low-Capture-Power Test Generation for Scan Testing", IEICE Trans. Inf. & Syst., vol.E89-D, No.5, 2006, pp1679-1686.

7) S.Remersaro, X.Lin, Z.Zhang, S.M.Reddy, I.Pomeranz and J.Rajski, "Preferred Fill: A Scalable Method to Reduce Capture Power for Scan Based Designs," Proc. ITC, paper 32.2, 2006.

8) X.Wen, K.Miyase, S.Kajihara, T.Suzuki, Y.Yamato, P.Girard, Y.Ohsumi and L.-T.Wang, "A Novel Scheme to Reduce Power Supply Noise for High-Quality At-Speed Scan Testing," Proc. ITC, paper 25.1, 2007.

9) X.Wen, K.Miyase, S.Kajihara, H.Furukawa, Y.Yamato, A.Takashima, K.Noda, H.Ito, K.Hatayama, T.Aikyo and K.K.Saluja, "A Capture-Safe Test Generation Scheme for At-Speed Scan Testing," Proc. ETS, pp. 55-60, 2008.

10) T.Hosokawa, A.Hirai, Y.Yamauchi, M.Arai, "A Low Capture Power Test Generation Method Based on Capture Safe Test Vector Manipulation," IEICE Trans. Inf. & Syst., vol.E100-D, No.9, p.p.2118-2125, set., 2017

 細川利典,平井敦士,山崎紘史,新井雅之, "キャプチャセーフベクトルを利用した低消費電 力指向テスト生成における動的テスト圧縮法", 信学技法, vol.116, no.466, pp.1-6, 2017.

12) P.Goel, and B.C.Rosales, "Test Generation and Dynamic Compaction of Tests, "Digest of Papers 1979 Test Conf., pp.189-192, Oct.1995

13) K.Miyase, S.Kajihara, S.M.Reddy Electronic Design, "A Method Of Static Test Compaction Based on Don't Care Identification," IPSJ Journal vol.43 No.5, pp. 1290-1293, May, 2002.

14) S.Kajihara, I.Pomeranz, K.Kinoshita and S.M.Reddy, "Cost-Effective Generation of Minimal Test Sets for Stuck-at Faults in Combinational Logic Circuits," IEEE Trans. on CAD, pp.1496-1504, Dec.1995.

15) S-J.Wang, K-L.Fu, K.S-M.Li, "Low Peak Power ATPG for n-Detection Test", IEEE Trans., pp.1993-1996, 2009.

16) 笹尾勤, 論理設計-スイッチング回路理論, 近氏科学社, 1995