2 - 12

コントローラ拡大を用いたレジスタ転送レベルにおける テストパターン数削減のためのハードウェア要素の テストレジスタ割当て法

日大生産工(院) 〇武田 俊 日大生産工 細川 利典

日大生産工 山崎 紘史 京産大 吉村 正義

1. はじめに

近年,超大規模集積回路(Very Large Scale Integrated Circuits: VLSI)のテストコスト増大に伴い,テストパターン数の削減が重要視されている.テストパターン数削減手法にはテスト圧縮法[1-2]やテストパターン数削減のためのテスト容易化設計手法(Design-for-Testability:DFT) [3-6]があり,多くの故障を並列にテストするテスト並列化によってテストパターン数の削減をおこなっている.

しかしながら、テスト圧縮法において回路構造が原因とな り多くのテストパターン数を削減できない可能性が存在する. また、ゲートレベルにおけるテスト並列化のための DFT[3-5] は大規模回路に対して適用する場合、DFT 適用箇所の探索に 非常に膨大な時間を要する可能性がある.また、ゲートレベ ルで DFT を適用すると論理合成後の論理の変更により、遅延 の増加や論理合成で実行したタイミングの最適性を損失する 可能性がある.以上の理由から、論理合成の適用前の抽象度 の高いレジスタ転送レベル(Register Transfer Level: RTL)でテ スト並列化を考慮することが重要である.

RTL でのテスト並列化手法のための DFT には階層テスト [7]に基づくもの[8,9]と,階層を維持しないで設計された回路 を対象とするスキャンテストに基づくもの[10]が提案されて いる.階層テストは演算器の階層をゲートレベルでも維持す ることを前提として設計された回路を対象とする.そのため, 回路に対する論理の最適化がなされておらず回路面積や遅延 時間が増大するという課題点と,階層を維持する設計は標準 の VLSI の設計フローにそぐわないという課題点がある.ま た,階層テスト生成法[7]で得られたテストプラン[7]と演算器 のテストパターンを用いて得られたテスト系列では論理を最 適化した回路に対して高い故障検出率を保証できない可能性 がある.よって,標準の設計フローに沿った階層を維持しな い演算器のテスト並列化のための DFT 手法が重要となる.

テストパターン数削減のための階層を維持しない RTL に おける DFT 手法として文献[10]が提案されている. この手法 はテストポイント挿入とコントローラ拡大を用いた手法であ る. しかしながら, この手法には2つの課題点が存在する. 第1に, この手法はテストポイントとしてマルチプレクサ (Multiplexer: MUX)を挿入するため, 回路面積や遅延のオーバ ーヘッドが増大する可能性がある. 第2に, 演算器以外のハ ードウェア要素に対する並列テストを考慮していないため, テストパターン数が大きく削減されていない回路が存在する.

上記の課題点を解決するために、本論文ではテストパターン数削減のためのコントローラ拡大[11-13]を用いたデータパ

ス中のハードウェア要素である演算器と MUX の並列テスト のための DFT 手法を提案する.また、本手法はフルスキャン 設計を適用した回路の縮退故障テストを対象とする.本手法 ではコントローラ中の無効状態に対してハードウェア要素の 並列テストが可能な制御信号を明に記述することによってハ ードウェア要素の並列テストを実現する.

本論文は以下のように構成されている. 第2章ではハード ウェア要素のテスト並列化のために必要な諸定義をおこなう. 第3章ではRTLでのハードウェア要素のテスト並列化のため のレジスタ割当ての例を示す. 第4章では高位合成のベンチ マーク回路を用いた実験結果を示し, 第5章で結論と今後の 課題について述べる.

2. 諸定義

2.1 演算器のテストレジスタ

本論文で対象とする RTL 回路はデータパスとコントロー ラから構成されるものとする. RTL データパスの演算器 j が 他のレジスタを介さずに入力方向もしくは出力方向に到達可 能なレジスタを演算器 j のレジスタと定義する. ここで,演 算器 j の入力 i から入力方向に到達可能な演算器 j のレジスタ を演算器 j の入力 i の入力レジスタ,演算器 j の出力から出力 方向に到達可能な演算器 j のレジスタを演算器 j の出力レジ スタとする. また,ある制御信号における演算器 j のテスト 実行時に演算器 j の入力 i にテストパターンを印加すること が可能なレジスタを演算器 j の入力 i の入力テストレジスタ, その出力応答を観測することが可能なレジスタを演算器 j の 出力テストレジスタと定義する. 演算器 j のテストレジ スタと出力テストレジスタを併せて演算器 j のテストレジス タと定義する.

以下に演算器 j のテスト可能の定義をする.以下の 2 つの 条件を満たす場合,演算器 j がテスト可能となる.

- 演算器 jの全ての入力に対して異なるテストレジスタ が割当てられている.
- 演算器 jの出力に対して出力テストレジスタが少なく とも1つ以上割当てられている.

2.2 演算器のテスト

本論文では、RTL データパスの演算器 j 単体を対象として テスト生成を実行したときのテストパターン数を、演算器 j のテストパターン数と定義する.また、演算器 j のテストパ ターン数を演算器 j のテスト実行時間と仮定する.本手法で はこれによってデータパス全体のテスト実行時間を推定する. 以下に演算器 j のテストの完了を定義する.

A Test Register Assignment Method to Reduce the Number of Test Patterns at Register Transfer Level Using Controller Augmentation

Shun Takeda, Toshinori Hosokawa, Hiroshi Yamazaki, Masayoshi Yoshimura

 演算器 j をテスト可能とするテストレジスタ割当てに おいて、演算器 jのテストパターン数分のテストを用い て演算器 jをテストする.

2.3 MUX のテスト

MUX は演算器に対して回路面積が小さく,機能が単純で あるため MUX のテストは演算器のテストよりも比較的に容 易であると考えられる.したがって,MUX は MUX 用のテス トパターンを印加せずともテストが可能であると仮定する. MUX pの入力 qを通り演算器のテストが可能な演算器のテス トレジスタ割当てが存在するとき,MUX pの入力 qのテスト が完了していると定義する.これは,演算器のテストが可能 であるとき何らかの値が演算器の入力テストレジスタから MUX の入力を通り演算器の出力テストレジスタに格納され るためである.

以下に MUX p のテストの完了を定義する.

• MUX pのすべての入力のテストが完了している.

また、本手法では MUX の入力に存在する定数入力はテストが容易であるため考慮しない.

2.4 テストレジスタの衝突

複数の演算器のテストレジスタが同一のレジスタに割当て られることをテストレジスタの衝突と定義する.入力レジス タのテストレジスタの衝突を入力テストレジスタの衝突,出 カレジスタのテストレジスタの衝突を出力テストレジスタの 衝突と定義する.

演算器 A と B の入力テストレジスタが衝突した場合, 演算 器 A のテストで演算器 B のテストが可能である. しかしなが ら, 演算器 A のテストでは演算器 B の故障検出を十分に保証 できない. そのため,入力テストレジスタの衝突時には,そ れぞれの演算器を逐次的にテストする必要がある.また,出 カレジスタも同様である.

2.5 無効テスト状態

コントローラ中には機能動作時に遷移しえない状態が存在 する場合がある.本論文ではその状態を無効状態と定義する. 本手法ではハードウェア要素の並列テストのためのテストレ ジスタ割当てを実現するための制御信号を出力する状態をコ ントローラの無効状態に定義する.その無効状態を無効テス ト状態(Invalid Test State: ITS)[13]と定義する.

ある1つのITS に対して実現不可能なテストレジスタの割 当てが存在する。以下にある1つのITS おいて実現不可能な テストレジスタ割当てを示す.

- 出力テストレジスタの衝突が発生するテストレジスタ 割当て
- ある演算器のある入力の入力テストレジスタが複数割
 当てるような割当て

出力テストレジスタが衝突した場合,出力テストレジスタ が割当てられた出力レジスタの入力側の MUX の制御信号を 変更しなければならないため1つの ITS に割当てることがで きない.また,ある演算器のある入力の入力テストテストレ ジスタが複数のレジスタに割当てられた場合においても同様 に演算器の入力の入力側の MUX の制御信号を変更しなけれ ばならないため1つの ITS に割当てることができない.



3. ハードウェア要素のテスト並列化によるテスト パターン数削減

3.1 コントローラ拡大

通常のコントローラは無効テスト状態が明に記述されていない.したがって,無効テスト状態とその状態遷移を設計するためにコントローラ拡大[11-13]をおこなう必要がある.コントローラ拡大とは,回路のテスタビリティを向上させるために状態や状態遷移をコントローラに追加する手法である.

コントローラには、機能動作時には遷移しない無効状態が 存在する場合がある.本論文ではスキャンテストを対象とす るため、テスト時においてコントローラは無効状態にも遷移 可能となる.したがって、本手法ではコントローラに存在す る無効状態を用いてコントローラ拡大をおこなうことで、テ スト時にのみ遷移が可能な状態を ITS とする.なお、コント ローラ拡大時に無効状態数が不足する場合はコントローラの 状態レジスタにスキャン FF を追加してコントローラに無効 状態を生成する.

また,コントローラ拡大において追加される ITS を ITS 集合 とする.

演算器のハードウェア要素のテスト並列化を実現する ITS の出力する制御信号は, RTL データパス中の MUX と, 割当 てられたテストレジスタの情報を用いて, RTL データパスか ら容易に求めることが可能である.

3.2 回路要素のテスト並列化を実現するための演算器のテ ストレジスタ割当て

図1のRTLデータパスを用いてハードウェア要素のテスト 並列化を実現するためのテストレジスタ割当てについて説明 する.図1中の演算器の右下に書かれている数値は演算器の テストパターン数を示す.

図2にテストレジスタ割当ての結果であるテストスケジュー リンググラフを示す.また、このテストレジスタ割当てはテ ストパターン数が最小かつ ITS 数が最小の結果である.

「Hardware Element」の項目に演算器の入出力と MUX の入力 を示す.縦軸に演算器のテストが割当てられている時刻を示 す.時刻の左側の楕円にテストレジスタ割当てを実現するた めの ITS を示す.グラフ中の演算器の入出力項目上の色がつ いた部分は演算器のテストが実行中であることを示す.また 演算器の入出力上の矩形中の文字は演算器に対して割当てら れたられたテストレジスタ名である.MUX の入力項目上の

TIS2	30	R1	R2	R3	R3	R4	R1,R4		0	0			0		0		
TIS1	10 0	R1	R2	R1	R1	R2	R3	0			0	0		0			
Hardwar	e	ln1	In2	Out	ln1	In2	Out	ln1	In2	ln1	In2	ln1	ln2	ln1	In2		
Element	t		A			В		N	11	N	M2		M3		M4		
Test register scheduling graph																	

図 2. テストスケジューリンググラフ



○は MUX の入力がテストされたことを示す.

図3に、図2のテストレジスタ割当ての結果をRTLデータ パスに反映した結果を示す. 演算器の右下の数字が演算器の テストに用いられているテストパターン数を示す. 図 3(a)に ITS1 におけるテストレジスタ割当ての結果を示す. 演算器 A の入力 In1(In2)の入力テストレジスタは R1, (R2), 出力テス トレジスタは RI である. したがって, 演算器 A の入出力テ ストレジスタが割当てられ、演算器 A がテスト可能となる. また、このテストレジスタ割当てにおいて演算器 A の 20 パ ターン分のテストと、演算器 A のテストの経路上に存在する MUX M1 の入力 In1 のテストがおこなわれる. 演算器 B の入 力 In1(In2)の入力テストレジスタは R1, (R2), 出力テストレ ジスタは R3 に割当てられ演算器 Bのテストが可能となる. しかしながら、テストレジスタ割当てにおいて演算器AとB のテストが可能であるがレジスタ R1, R2 において入力テス トレジスタの衝突が発生している.そのため、演算器 B をテ ストすると全体のテストパターン数が増加してしまうため ITS1 において演算器 B のテストはおこなわれない. しかしな がら、演算器 B のテストレジスタを割当てることによって演 算器 B のテストが可能となり、テストレジスタと演算器間の 経路上の MUX のテストが可能となる. これによって, MUX M3の入力 In1, MUX M4の入力 In1, MUX M2の入力 In2の テストがおこなわれるため演算器 B のテストレジスタが割当 てられている.

図3(b)にITS2におけるテストレジスタ割当ての結果を示す. 演算器 A の入力 In1(In2)の入力テストレジスタは R1, (R2), 出力テストレジスタは R3 に割当てられている.したがって, 演算器 A の入出力テストレジスタが割当てられ,演算器 A の テスト可能となる.このテストレジスタ割当てにおいて演算 器 A の 20 パターン分のテストと MUX M2 の入力 In1 のテス トがおこなわれる.また,演算器 B の入力 In1(In2)の入力テ ストレジスタは R3, (R4)出力テストレジスタ割当てによって,演算 器 B の 20 パターン分のテストと演算器 B と MUX M3 の入力 In2, MUX M4 の入力 In2, MUX M1 の入力 In2 のテストがお こなわれる.以上のテストレジスタ割当てによってすべての 演算器と MUX のテストがおこなわれる.

4. 実験結果

本章では、フルスキャン設計が施された 12 個の RTL 回路 に対して、通常のスキャン設計回路、文献[10]の手法を適用 したスキャン設計回路,提案手法を適用したスキャン設計回 路を作成し各回路に対して実験をおこない、テストパターン 数,面積オーバーヘッドに対して評価した.RTL 回路生成の ための動作合成ツールは内製の動作合成ツールを使用し、信 号線のビット幅は32ビットとした.演算器のテストレジスタ 割当て問題を解くために ILP ソルバ SCIP[14]を利用して ITS 集合を求めコントローラ拡大を行った. また, ITS 数が異な る4つの入力をILP ソルバに個別に解かせ、得られた解の中 でテストパターン数が最小なものをコントローラ拡大に適用 した. 4 つの TIS 数は RTL データパス中の入力数が最大の MUX の入力数+0~3 を ITS 数としたものである. SCIP の試 行時間は 1000 秒を上限とした. 論理合成ツールは Synopsys 社の Design Compiler を使用し, ATPG は同じく Synopsys 社の TetraMAX を使用し,対象故障モデルは単一縮退故障とした. バックトラック制限は 10,000,000 回に設定した.また,故障 検出効率が 100.00%に到達しない場合、未検出故障に対して テスト生成のバックトラック制限を1,000,000,000回に設定し 再度テスト生成をおこなった.

表1にテスト生成の結果を示す.「Circuits」は回路名を示 し、「without」は通常のスキャン設計回路に対する実験結果 を示し、「IOLTS[10]」は文献[10]の手法を用いた実験結果を 示し、「Proposed」は提案手法適用回路の実験結果を示す. 「target faults」は対象故障数を示し、「detect」は検出故障数 を示し、「abort」は打切り故障数を示し、「ATPGtime」はテス ト生成時間(秒)を示す.「FC」と「FE」はそれぞれ故障検出 率と故障検出効率を示す.「N_TV」は回路全体のテストパタ ーン数を示す.「*」は規定のバックトラック制限でのテスト 生成が終了しなかったためバックトラック制限を 100,000 回 に設定しテスト生成をおこなった.「R」は「without」に対す るテストパターン数の削減率を示し、「N_ETV」は ILP ソル バから得られたデータパス全体のテスト実行時間の見積もり を示す.

表 2 に回路面積の結果を示す.「Circuits」は実験対象の回 路名を示し,「without」は通常のスキャン設計回路に対する 実験結果を示し,「IOLTS[10]」は文献[10]の手法を用いた実 験結果を示し,「Proposed」は提案手法適用回路の実験結果を 示す.「area」は回路面積を示し,「HO」は「without」に対す る回路面積の増加率を示し,「N_TPI(MUX)」は制御点と観測 点として挿入した 2 入力 MUX 数を示し,「N_addState」はコ ントローラ拡大時に設計した ITS 数を示し,「N_addFF」はコ ントローラ拡大時に追加したスキャン FF 数を示す.

テストパターン数はコントローラ拡大を行わない回路と比較して平均で約33%,最大で約85%削減することができた. 文献[10]の手法を適用した回路と比較して平均で約14%,最 大で約32%削減することができた.回路規模が大きくなるほ ど高い効果が得られる傾向が確認できた.また,打切り故障 が多くテスト生成が困難なFIR_MPEG に対して高い故障検 出効率を保証することができた.回路面積オーバーヘッドは コントローラ拡大を行わない回路と比較して平均約7.11%, 最大約38.37%であった.文献[10]の手法を適用した回路と比 較して平均約0.35%,最大1.26%であった.

5. おわりに

本論文では、スキャンテストを対象とした回路要素のテスト並列化のための DFT 手法を提案した.

本手法はテストポイントとして MUX を用いずコントロー ラ拡大のみで高いテストパターン数削減率を実現した.また, テストレジスタ割当てを求めるために ILP ソルバを用いるこ とで短時間での手法適用を実現した.本手法は通常回路に対 して平均 7.12%の面積オーバーヘッドでテストパターン数を 33.47%削減することができた.今後の課題として,提案法に 基づくテスト生成・圧縮法の提案,論理合成の最適化の阻害 に対する対策,遅延故障モデルへの拡張が挙げられる.

参考文献

- S. Kajihara, I. Pomeranz, K. Kinoshita, "Cost-Effective Generation of Minimal Test Sets for Stuck-at Faults in Combinational Logic Circuits," IEEE TCAD Vol.14 Issue12, pp.1496-1504, Dec.1995.
- [2] S. Kajihara, I. Pomeranz, K. Kinoshita and S. M. Reddy, "On Compaction Test Sets by Addition and Removal of Test Vectors," VLSI Test Symposium, 1994 Proceedings 12th IEEE, pp.202-207, NJ, USA, Apr.1994.
- [3] M. J. Geuzebroek, J. Th. van der Linden, and A. J. van de Goor, "Test Point Insertion for Compact Test Sets, "Test Conference 2000. Proceedings. International, pp.292-301, NJ, USA, Oct.2000.
- [4] S. Remersaro, J. Rajski, T. Rinderknecht, Sudhakar M. Reddy, I. Pomeranz, "ATPG Heuristics Dependant Observation Point Insertion for Enhanced Compaction and Data Volume Reduction, " IEEE International Symposium on Defect and Fault Tolerance of VLSI Systems, pp.385-393, MA, USA, Oct.2008.
- [5] M. Yoshimura, T. Hosokawa, and M. Ohta, "A Test Point Insertion Method to Reduce the Number of Test Patterns," IEEE the 11th Asian Test Symposium, pp.298-304, Guam, USA, Nov. 2002.
- [6] Kedarnath J. Balakrishnam and Lei Fang, "RTL Test Point Insertion to Reduce Delay Test Volume," 25th IEEE VLSI Test Symposium, pp.325-332, CA, USA, May.2007.
- [7] B. T. Murray and J. H. Hayes, "Hierarchical Test Generation Using Precomputed Tests for Modules," IEEE TCAD vol.16, pp.1001–1014, Washington DC, USA, Sep.1990.

- [8] S. Ravi, G. Lakshminarayana, and Niraj K. Jha, "High-Level Test Compaction Techniques," IEEE TCAD, Vol.21, pp827-840, July.2002
- [9] T. Hosokawa, H. Date, and M. Muraoka, "Two Test Generation Methods Using a Compacted Test Table and a Compacted Test Plan Table for RTL Data Path Circuits," IEICE Trans. on Information and Systems, Vol. E85-D No. 12, pp.1474-1482, CA, USA, Oct.2002.
- [10] T. Hosokawa, S. Takeda, H. Yamazaki, M. Yoshimura, "Controller Augmentation and Test Point Insertion at RTL for Concurrent Operational Unit Testing," IEEE IOLTS'17 23rd, pp.17-20, Thessaloniki, Greece, July.2017.
- [11] L. M. FLottes, B. Rouzeyre, L. Volpe, "A controller resynthesis based method for improving datapath testability," IEEE International Symposium on Circuits and Systems, pp.347-350, Geneva, Switzerland, May.2000.
- [12] T. Masuda, J. Nishimaki, T. Hosokawa, and H. Fujiwara, "A Test Generation Method for Datapaths Using Easily Testable Functional Time Expansion Models and Controller Augmentation," IEEE the 24th Asian Test Symposium, pp.37-42, Mumbai, India, Nov.2015.
- [13] S. Ohtake, T. Masuzawa, and H. Fujiwara, "A non-scan approach to DFT for Controllers Achieving 100% Fault Efficiency," Journal of Electronic Testing: Theory and Applications (JETTA) Vol. 16 No. 5, pp.553-566, Taipei, Taiwan, Oct.2000.
- [14] Z. I. Berlin, SCIP (Solving Constraint Integer Programs), <u>http://scip.zib.de/</u>, Sep.2017

表 2. 実験結果 2 IOLTS[10] Proposed without Circuits N_TPI N_add N_add N_add N_ado OH(%) OH(%) area area area FF FF (MUX) State State ARE 22910 31487 27 24% 31700 27 7 39 0 BPF 15379 19026 19.17% 19134 19.62% 0 ex4 9491 9602 1.16% 9510 0.209 1 0 ex2 9571 9597 0.27% 9718 1.519 dfct 20929 21989 4.82% 21793 3.96% DWT_MPEG -0.26% 0 0.29% 33573 33487 3367 FIR_MPEG 36212 36312 0.28% 0 36392 0.49% FFT 23609 1.16% 0 2366 1.429 2333 6556 6595 0.59% 0 664 1.389 kim maha 0.20% 5093 0.86% 5049 5059 1 sehwa 587 5879 0.02% 0 5912 0.589 fig17 31074 34526 10.00% 34704 10 46%

表 1. 実験結果 1

	without							IOLTS[10]									Proposed								
Circuits	target faults	detect	abort	ATPG time(s)	FC(%)	FE(%)	N_TV	target faults	detect	abort	ATPG time(s)	FC(%)	FE(%)	N_TV	R(%)	N_ETV	target faults	detect	abort	ATPG time(s)	FC(%)	FE(%)	N_TV	R(%)	N_ETV
ARF	42501	41477	0	78531.50	97.59	100.00	661	57504	57504	0	5315.58	100.00	100.00	120	81.85	67	57774	57773	1	132217.24	100.00	99.99	97	85.33	68
BPF	28114	28109	4	757420.65	99.98	99.99	446	34041	34041	0	84930.48	100.00	100.00	146	67.26	67	34373	34372	0	7247.25	100.00	100.00	124	72.20	69
ex4	16427	16427	0	965.91	100.00	100.00	85	16685	16685	0	1494.87	100.00	100.00	84	1.18	67	16474	16474	0	790.51	100.00	100.00	79	7.06	80
ex2	17087	17086	1	504274.95	99.99	99.99	87	17100	17098	2	4968.53	99.99	99.99	82	5.75	67	17134	17133	0	4547.49	99.99	100.00	70	19.54	67
dfct	38084	38084	0	800.50	100.00	100.00	112	40158	40158	0	3991.17	100.00	100.00	96	14.29	67	39593	39591	1	97198.89	99.99	99.99	85	24.11	82
DWT_MPEG	57102	57101	0	20542.70	100.00	100.00	163	57291	57291	0	22358.80	100.00	100.00	144	11.66	67	57330	57329	0	4764.54	100.00	100.00	97	40.49	67
FIR_MPEG	61401	58401	2311	104223.45	95.11	96.19	207*	61660	61652	1	546021.00	99.99	99.99	182	12.08	67	61874	61873	0	23580.13	100.00	100.00	177	14.49	67
FFT	42065	42064	1	1961.83	100.00	99.99	182	42405	42402	0	7161.33	99.99	100.00	134	26.37	67	42554	42551	1	62359.40	99.99	99.99	124	31.87	81
kim	10462	10462	0	19.12	100.00	100.00	124	10587	10585	2	697.95	99.98	99.98	101	18.55	36	10656	10652	0	2054.69	99.96	100.00	90	27.42	39
maha	7685	7685	0	0.14	100.00	100.00	188	7711	7710	0	4.26	99.99	100.00	185	1.60	66	7766	7763	0	22.28	99.96	100.00	168	10.64	79
sehwa	8856	8856	0	0.13	100.00	100.00	190	8882	8881	0	851.51	99.99	100.00	181	4.74	66	8924	8924	0	0.88	100.00	100.00	158	16.84	66
fig17	59615	59483	4	78393.19	99.78	99.99	637	65413	65283	84	412762.44	99.80	99.87	430	32.50	161	65878	65856	7	79068.98	99.97	99.99	308	51.65	238