テスト容易化機能的時間展開モデル生成

のためのバインディング法

日大生産工(院)	○佐藤 護	日大生産工(院)	増田 哲也	日大生産工(院)	西間木 淳
日大生産工	細川 利典	大阪学院大学	藤原 秀雄		

1. はじめに

近年,半導体集積技術の発展に伴い,設計される大 規模集積回路(Large Scale Integrated circuits:LSI)の 大規模化,複雑化が急速に進展している[1].これによ り,LSIの設計コストの増大が問題視されている.LSI の設計生産性を向上させる手段として,動作レベルの 回路記述からレジスタ転送レベル(Register Transfer Level:RTL)の回路を生成する動作合成が提案されて いる[1][2].動作レベルの回路記述は,RTLの回路記述 と比較して,高い抽象度で記述されるため,設計生産 性に優れる.

一方、LSIの高速化、高集積化に伴い、一般的なLSI テスト方法であるスキャンテスト[3]の実行時間が増 加している. それに加え, フルスキャン設計[3]が施さ れた回路に対するサイドチャネル攻撃手法が提案され ており[4], セキュリティ面でも問題があることが報告 されている[4]. そのため、非スキャンテストで品質の 高いテストを実行することが理想的である. 非スキャ ンテストに基づくテスト容易性を考慮した動作合成が 提案されている[5-7]. これらの手法は, RTL回路のデ ータパスのテスト容易性に着目した手法である. その ため, データパスに対する高い故障検出率を実現する ためには、データパスとコントローラがテスト時に分 離されていることが前提となる. テスト時にデータパ スとコントローラを分離するためには付加回路が必要 である.一方,データパスとコントローラを分離しな いことを前提としたRTL回路に対するテスト容易化設 計手法も提案されている[8].

文献[8]では、データパスのテスト容易な構造に基づ いて、テスト時にその動作を制御可能とするようにコ ントローラを拡大する.しかしながら、従来の順序回 路のテスト生成アルゴリズムは、回路構造にのみ着目 してテスト系列を生成する.すなわち、テスト容易な 構造に基づいてテスト系列が生成されるとは限らない. 文献[9]は、機能検証用のテスト系列からコントローラ の状態遷移を網羅するようにデータパスの機能的時間 展開モデル[9]を生成し、テスト生成を行う方法が提案 されている.文献[9]では、テスト生成時に回路の機能 動作時における各時刻の制御信号.状態信号の値を制 約として付与する. それにより,回路の機能動作に基 づいてテスト生成を実行できる.

文献[10]ではデータパスのテスト容易な構造に着目 したテスト容易化機能的時間展開モデル[10]を生成し、 コントローラ拡大を適用し、テスト生成を行う方法が 提案されている. 文献[10]の手法では、まずデータパ スのテスト容易な構造に基づいてテスト生成を行うた めのテスト容易化機能的時間展開モデルの動作を制御 するためにコントローラを拡大する. テスト生成時は, 拡大したコントローラの機能に着目し、生成したテス ト容易化機能的時間展開モデルの動作を制御するよう に各時刻の制御信号・状態信号値を制約として与える. 文献[10]の手法は、テスト時にコントローラとデータ パスを分離せずにテスト容易な動作を制御できる. さ らに、テスト生成時には各時刻の制御信号・状態信号 値が制約として与えられるため、比較的小さな時間展 開数で、かつ解空間の狭いモデルを生成することがで き、テスト生成の効率化が図れる.

本論文では、生成されるテスト容易化機能的時間展 開モデルの時間展開数をさらに削減するために演算器 の入力や出力の順序深度を削減するバインディング法 を提案し、故障検出率の向上、テスト生成時間の削減 を目指す.

2. 実験方法および測定方法

本章では、テスト容易化機能的時間展開モデルを 用いたテスト生成[10]の説明を行う.

2.1. データパスのテスト容易な動作を制御する ためのコントローラ拡大

コントローラとデータパスを分離せずにテストす ることを前提としたテスト容易化手法として,コン トローラを拡大する手法が提案されている[8].文献 [8]では,データパスのテスト容易な構造を基に,テ スト容易な動作を実現するため,コントローラに状 態遷移や状態を追加する.しかしながらテスト生成 時に,データパスのテスト容易な動作をコントロー ラが制御するとは限らず,テスト生成が困難となる 可能性がある.

A Binding Method to Generate Easily Testable Functional Time Expansion Models

Mamoru SATO , Tetsuya MASUDA , Jun NISHIMAKI , Toshinori Hosokawa , Hideo Fujiwara

2.2. 機能的時間展開モデルを用いたテスト生成

機能的時間展開モデルを用いたテスト生成[9]で は、機能検証用のテスト系列から抽出したコントロ ーラからデータパスへ入力される制御信号系列と、 データパスからコントローラへ出力する状態信号系 列を制約値として、指定された時間分展開された時 間展開モデルに対してテスト生成を行う.機能的時 間展開モデルとは、時間展開数が有限であり、さら に状態信号系列と制御信号系列が制約として付与さ れた時間展開モデルである.そのため、制約が付与 されない時間展開モデル(構造的時間展開モデル) を用いたテスト生成と比較して、テスト生成が高速 になる.しかしながら、機能動作レイテンシが大き くなると時間展開数が大きくなり、そのモデルの構 造がテスト容易であるとは限らないという問題点が ある.

2.3. テスト容易化機能的時間展開モデルを用い たテスト生成

テスト容易化機能的時間展開モデル[10]では、デー タパスのテスト容易な構造に着目し、テスト容易化 機能的時間展開モデルの生成を行う. さらに, 生成 されたテスト容易化機能的時間展開モデルの動作を 制御するために,必要に応じて状態遷移を追加し, コントローラを拡大する. テスト生成時には、制御 信号系列および状態信号系列を制約値として、指定 された時間展開数分展開されたテスト容易化機能的 時間展開モデルに対してテスト生成を行う. そのた め、テスト生成が高速化・効率化される.また、テ スト容易化機能的時間展開モデルの時間展開数は, データパスの機能動作レイテンシに依存しない.よ って、時間展開数の小さなテスト容易化機能的時間 展開モデルを生成することが可能となる. テスト容 易化機能的時間展開モデルは、データパスのテスト 容易な動作に着目して生成される. そのため、ある テスト対象モジュールに対して時間展開数 k 以下の テスト容易化機能的時間展開モデルを生成する場合, そのテスト対象モジュールを含むモデルが生成でき ない可能性があるという問題点がある.また、入力 が定数のみの演算器を含むテスト容易化機能的時間 展開モデルは、時間展開数がk以下であっても、テ スト生成が困難となる可能性がある.

3. 諸定義

本章では、テスト容易化機能的時間展開モデル生成 のためのバインディングで使用する用語の定義を行う.



3.1. 演算器入力順序深度

演算器の入力から,任意の外部入力に到達するまで の各経路における最小のレジスタ数を演算器入力順序 深度という.特に,演算器の左(右)入力の演算器入 力順序深度を,演算器左(右)入力順序深度という. 図3.1-1は演算器SUB0,MUL0,MUL1,レジスタ R0~R4,マルチプレクサM0~M7から構成されるデー タパス例である.

MUL1の演算器左入力順序深度は、MUL1の左入力 \rightarrow M7 \rightarrow R3 \rightarrow MUL0 \rightarrow M6 \rightarrow R2 \rightarrow M2 \rightarrow yの経路に存在 するレジスタ数が2個で、MUL1の左入力までの全経路 中で最小であるので、MUL1の演算器左入力順序深度 は2となる。MUL1の演算器右入力順序深度は、MUL1 の右入力 \rightarrow R1 \rightarrow M1 \rightarrow zの経路に存在するレジスタ数 が1個で、MUL1の右入力までの全経路中で最小である ので、MUL1の演算器右入力順序深度は1となる。

3.2. 演算器出力順序深度

演算器の出力から、任意の外部出力に到達するまで の各経路における最小のレジスタ数を演算器出力順序 深度という.図3.1-1を用いて説明を行う.MUL1の出 力順序深度は、MUL1の出力→M1→R1→M4→SUB0 →M0→R0→u1の経路に存在するレジスタ数が1個で MUL1の出力からの全経路中で最小であるので、 MUL1の演算器出力順序深度は1となる.

3.3. 演算器バインディンググラフ

演算器バインディングに,無向グラフG (V,E,w)を 用いる(演算器バインディンググラフ).頂点v (v \in V) は演算器であり,辺(u,v) ((u,v) \in E, u,v \in V, u \neq v) は隣接頂点である演算器uとvが共有可能である ことを示す.各辺は重みがラベル付され,重みw: E→ Z+(Z+は非負の整数)で示される.辺(u,v)の重みw(u,v) は演算器uとvを共有化した際の,演算器入出力順序深 度の削減数である.演算器入力順序深度が無限大であ るとき,その値は十分に大きな整数値(例.100)を 用いて重みを計算する.

図3.3-1は, 演算器バインディンググラフの例であり, 5個の乗算器 (*0~*4)の共有可能性を表現している. 表3.3-1に, 図3.3-1の各辺の重みを示す.



図3.3-1 演算器バインディンググラフ

4	K0.0 I	里" 5	<u>.</u>
辺	重み	辺	重み
(*1,*2)	100	(*2,*4)	2
(*1,*3)	1	(*3,*0)	100
(*1,*4)	102	(*3,*4)	101
(*2,*0)	3	(*4,*0)	3

表3.3-1 重み一覧

3.4. レジスタバインディンググラフ

レジスタバインディングに、無向グラフG(V,E,w)を 用いる(レジスタバインディンググラフ).頂点v(v \in V)はレジスタであり、辺(u,v)((u,v) \in E,u,v \in V,u \neq v)は隣接頂点であるレジスタuとvが共有可能で あることを示す.各辺は重みがラベル付され、重みw: E→Z+(Z+は非負の整数)で示される.辺(u,v)の重み w(u,v)はレジスタuとvを共有化した際の、全演算器の 演算器入出力順序深度の削減数の総和である.

図3.4-1は、レジスタバインディンググラフの例であ り、11個レジスタの共有可能性を表現している.表 3.4-1は、図3.3-1に対して演算器バインディング(演算 *0,*3,*4を共有化,演算*1,*2を共有化)が完了した後 の、図3.4-1の辺の重みを示す.表3.4-1に,演算器入力 および出力順序深度を削減できる辺の重みのみを示す.



図3.4-1 レジスタバインディンググラフ

表3.4-1 重み一覧									
辺	重み	辺	重み	辺	重み	辺	重み		
(b,u1)	1	(d,e)	1	(c,y)	2	(c,a)	1		
(c,u1)	1	(d,f)	1	(d,u1)	2	(f,y)	2		
(f,u1)	1	(c,u)	2	(c,b)	1	(f,a)	1		
(a,u1)	2	(c,dz)	2	(f,u)	2	(f,b)	1		
(a,e)	1	(c,z)	2	(f,dz)	2	(f,z)	2		

3.5. 演算器バイディンググラフの重み和最大ク リーク分割問題

入力:演算器バインディンググラフG

出力:演算器バインディングによって、どの演算がど の演算器に割当てられたかを示す情報である演算器バ インディング情報

制約:演算器の個数

最適化:各クリークを構成する辺の重みの総和を最大 化する,すなわち演算器バインディングが完了した時 点での全演算器の演算器入出力順序深度の削減数の総 和を最大にする.

3.6. レジスタバインディンググラフの重み和最 大クリーク分割問題

入力:レジスタバインディンググラフG

出力:レジスタバインディングによって,どの変数が どのレジスタに割当てられたかを示す情報であるレジ スタバインディング情報

制約:レジスタの個数

最適化:各クリークを構成する辺の重みの総和を最大 化する,すなわちレジスタバインディングが完了した 時点での全演算器の演算器入出力順序深度の削減数の 総和を最大にする.

4. 実験結果

本論文では、実験対象回路を定数入力が含まれる EX2[11], ARF[12], BPF[12], FFT[12]を対象に,提 案するテスト容易化機能的時間展開モデル生成を考慮 したバインディング法の有効性を示すために評価実験 を行った.本実験では、提案するバインディング法と、 従来手法として、小面積指向バインディング法である レフトエッジアルゴリズム[2]によって生成された2通 りのRTL回路を合成し比較実験を行った. テスト生成 ツールはテスト容易化機能的時間展開モデル[10]のテ スト生成が可能な内製のFTEM ATPGを使用した. 論 理合成にはDesign Compilerを使用し、データパスの ビット幅は32ビットとして合成し、対象故障は単一縮 退故障, 故障個所は演算器内に設定した. 評価基準に は, 演算器入出力順序深度, テスト生成時間, 故障検 出率, テスト系列長, データパスとコントローラを含 む回路全体の総面積を用いた. 演算器入出力順序深度 に対する実験結果を表4-2に、テスト生成時間、故障検 出率,テスト系列長に対する実験結果を表4-1に示す.

表 4-1 テスト生成結果

	総故	障数	故障検出率					
回路名	従来手法	提案手法	従来手法	提案手法				
EX2	52682	52746	99.99	100.00				
ARF	105552	105552	99.90	100.00				
BPF	56806	56668	97.16	100.00				
FFT	66706	113592	98.75	100.00				
	テスト生	成時間	テスト系列長					
回路名	従来手法	提案手法	従来手法	提案手法				
EX2	2295.07	1312.19	99	104				
ARF	16020.91	4899.20	291	326				
BPF	BPF 28820.42		257	168				
FFT 4620.53		8305.04	328	268				

表 4-2 演算器入出力順序深度

従来手法						提案手法				
回路名	演算器名	左入力	右入力	出力		回路名	演算器名	左入力	右入力	出力
	MUL0	1	1	1		ex2	MUL0	1	1	1
回路名 ex2 ARF BPF	MUL1	2	1	1			MUL1	1	1	1
	SUB0	1	2	1			SUB0	1	1	1
	MUL0	1	1	2			MUL0	1	1	1
	MUL1	1	1	1			MUL1	1	1	1
	MUL2	1	1	1			MUL2	1	1	1
ARF	MUL3	1	1	1		ARF	MUL3	1	1	1
	ADD0	1	1	1			ADD0	1	1	1
	ADD1	1	1	1			ADD1	1	1	1
	MUL0	1	1	1		BPF	MUL0	1	1	1
	MUL1	1	1	1			MUL1	1	1	1
	SUB0	1	1	2			SUB0	1	1	1
DPF	SUB1	1	1	1			SUB1	1	1	1
	ADD0	1	1	1			ADD0	1	1	1
	ADD1	1	1	1			ADD1	1	1	1
	MUL0	1	1	1		FFT	MUL0	1	1	1
	MUL1	1	1	1			MUL1	1	1	1
	MUL2	1	∞	1			MUL2	1	1	1
	MUL3	1	∞	1			MUL3	1	1	1
FFT	ADD0	1	1	1			ADD0	1	1	1
	ADD1	1	1	1			ADD1	1	1	1
	ADD2	1	1	1			ADD2	1	1	1
	ADD3	1	1	1			ADD3	1	1	1
	SUB0	1	1	1			SUB0	1	1	1
	SUB1	1	1	1			SUB1	1	1	1
	SUB2	∞	1	1			SUB2	1	1	1
	SUB3	8	1	1			SUB3	1	1	1

演算器入出力順序深度の比較では、従来手法に存在し ていた2以上の値がすべて1となった.これにより、生 成されるテスト容易化機能的時間展開モデルの時間展 開数が小さくなり, テスト容易となり, 故障検出率や テスト生成時間で効果的な結果を得ることができた. 特に、演算器入出力順序深度∞が無くなったFFTでは 故障検出率,乗算器の出力順序深度が2から1となった ARFではテスト生成時間において、大きな改善を得る ことができた. テスト生成結果では、従来手法と比べ、 提案手法では故障検出率は平均1.05%,最大2.84%向 上した. テスト生成時間は, 平均10.70%, 最大94.00% 削減された. テスト系列長は, 平均9.00%, 最大34.63% 削減された.実験結果から、提案するバインディング 手法は、テスト容易化機能的時間展開モデルのテスト 容易性を向上させるものであり、有用であると考えら れる.

5. むすび

本論文では、演算器入出力順序深度を定義し、テス ト容易化機能的時間展開モデル生成のためのテスト容 易化バインディングを提案した.評価実験では、すべ ての実験対象回路全てに対して、より高い故障検出率 を達成することができた.テスト生成時間では3つの回 路に対して効果的であった.今後の課題は、CDFGを 対象とした実験や、より大きなDFGでの実験、コント ローラ拡大における状態遷移の追加数を削減するよう なテスト容易化バインディングの提案などが挙げられ る.

参考文献

[1] 藤原 秀雄, ディジタルシステムの設計とテスト, 工学図書株式会社, 2004.

[2] D. D. Gajski, N. D. Dutt, A. C-H Wu, and S. Y-L Lin, High-Level Synthesis: Introduction to Chip and System Design, Kluwer Academic Publishers, 1992.
[3] H. Fujiwara, Logic Testing and Design for Testability, The MIT Press, 1985.

[4] R. Nara, K. Satoh, M. Yanagisawa, T. Ohtsuki, and N. Togawa, "Scan-Based Side-Channel Attack Against RSA Crypto-Systems Using Scan Signatures", IEICE Trans. on Fundamentals, Vol. E93-A, No. 12, pp2481-2489, 2010.

[5] M.T.-C. Lee, W. H. Wolf, and N. K. Jha, "Behavioral Synthesis for Easy Testability in Data Path Scheduling", in Proc. Int. Conf. on Computer-Aided Design, pp.616-619, 1992.

[6] M.T.-C. Lee, W. H. Wolf, and N. K. Jha, "Behavioral Synthesis for Easy Testability in Data Path Allocation", in Proc. Int. Conf. Computer Design, pp. 29-32, 1992.

[7] M.T.-C. Lee, N. K. Jha, and W. H. Wolf, "Behavioral Synthesis for Highly Testable Datapaths Under the Non-Scan and Partial Scan Environments", in Proc. Design Automation Conf., pp.292-297, 1993.

[8] L.M.FLottes, B.Rouzeyre, L.Volpe,"A Controller reSynthesis Based Methos For Improving Datapath Testability", IEEE International Symposium on Circuits and Systems, pp. 347-350, May 2000.

[9] K. Sugiki, T. Hosokawa, and M.Yoshimura, "A Test Generation Method for Datapath Circuits Using Functional Time Expansion Models", 14th IEEE Workshop on RTL and High Level Testing (WRTLT"08), pp.39-44, Nov. 2008.

[10] T. Masuda, J. Nishimaki, T. Hosokawa and H. Fujiwara, "A Test Generation Method for Datapaths Using Easily Testable Functional Time Expansion Models and Controller Augmentation," IEEE the 24th Asian Test Symposium (ATS'15), pp. 37-42, Nov. 2015.

[11] M.T.-C.Lee, High-Level Test Synthesis of Digital VLSI Circuits, Artech House Publishers, 1997.

[12] S. P. Mohanty, N. Ranganathan, E. Kougianos, and P. Patra, Low-Power High-Level Synthesis for Nanoscale CMOS Circuits", Springer, 2008.