## 自己組織化マップを用いたテストパターンの消費電力特性の評価

日大生産工(院) 〇平井 淳士 日大生産工 山内 ゆかり 日大生産工 細川 利典 日大生産工 新井 雅之 九大(院) 吉村 正義

#### 1. はじめに

近年,電子情報機器のモバイル化・省エネ化に伴い, 低消費電力 LSI(Low-Power Large Scale Integrated circuits)への需要は年々高まっている.しかしながら, LSI が通常動作する時の機能電力に対し LSI テスト時 の消費電力は相対的に高く[1],過熱による回路の破壊 [2]や, 誤テスト[3]などの問題を引き起こしている.

一般に、同期式順序回路のテストでは、フルスキャ ン設計と組合せ回路用の ATPG(Automatic Test Pattern Generation)に基づくスキャンテストが用い られる. フルスキャンテストでは、すべてのフリップ フロップ(FF)がスキャンフリップフロップに置き換え られ、シフトとキャプチャの2つのモードを利用して 組合せ回路部のテストを行う.シフトモードでは,ス キャン FF はテスタから直接制御・観測可能なシフト レジスタに接続され、シフトインによるテストパター ンの印加やシフトアウトによるテスト応答の観測に使 用される.キャプチャモードでは、組合せ回路部から のテスト応答をキャプチャする. その結果, フルスキ ャンテストでは、スキャン FF を疑似的な外部入力・ 外部出力とみなすことができ,組合せ回路のテストと 同様に扱うことができる[4]. スキャンテストにおいて, すべてのスキャン FF に同時にテストパターンを印加 するため,機能動作時と比較して過度の電力を消費し, 回路の熱破壊や誤テストによる歩留りの低下といった 問題を引き起こす危険性がある.スキャンテストにお ける消費電力問題にはシフト消費電力とキャプチャ消 費電力があるが、本論文ではキャプチャ消費電力に着 目する.一般に、キャプチャ消費電力の削減はテスト パターンの変更に基づく方法とテスト生成に基づく方

法がある. テストパターンの変更には、ドントケア抽 出[]とドントケア割当て[7,8,9]が用いられており、テ ストキューブ中の未定値ビット(X ビット)に0と1を 適切に割当てることで低キャプチャ消費電力ベクトル を得る.しかしながら、これらの手法の効果は初期の テスト集合に依存するという問題があるため、キャプ チャ消費電力の更なる削減のためには、テスト生成の 段階からキャプチャ消費電力問題を考慮する必要があ る.一方で、低消費電力向けのテスト生成では、キャ プチャ時にスキャン FF で論理値の遷移が発生しない 制約を設定する方法が提案されているが、テスト生成 時間が膨大でかつ,テスト生成に失敗する場合があり, 実用的でない.本稿では、「キャプチャ時消費電力問題 はテスト生成時の故障伝搬経路選択に依存する」とい う仮説を立て、コホネンの自己組織化マップ (SOM)[10]を用いたキャプチャ消費電力特性の解析を 行う.本論文の構成は以下の通りである.第2章では, SOM の入力ベクトルとして与える故障活性化信号線 集合を定義し、第3章では SOM について説明する. 第4章では,SOM を用いたキャプチャ消費電力特性 の解析方法について示し,第5章で実験結果を述べる. また,第6章で実験結果を考察し,今後の展望につい て述べる.また、本論文では遷移故障モデルを対象 としたブロードサイドテストを対象に解析を行 った.

#### 2. 故障活性化信号線集合

あるテストパターンにおいて、そのテストパターン で励起可能な故障影響の少なくとも1つが伝搬する信 号線を故障活性化信号線と定義する.本論文で自己組 織化マップの入力ベクトルとして用いる故障活性化信

# An Evaluation of Power Characteristics for Test Patterns Using Self-Organizing Map

Atsushi HIRAI, Yukari YAMAUCHI, Toshinori HOSOKAWA, Masayuki ARAI and Masayoshi YOSHIMURA



図 2-1. 故障活性化信号線集合

号線集合とは、故障活性化信号線の集合である. 故障 活性化信号線集合の同定には故障シミュレーションを 利用する. 図 2-1 で ISCAS'89 ベンチマーク回路 s27 を例に故障活性化信号線集合について説明する.図 2-1 において、括弧内に示されたアルファベットは信 号線識別子であり、その横の値は論理シミュレーショ ンにより算出された各信号線の1時刻目と2時刻目の 論理値ペアを示す. 例えば, 信号線 e では, 1 時刻目 の論理値が1であり、2時刻目の論理値は0である. 図 2-1 の例では、外部入力に(a,b,c,d)=(0,1,0, 1)を、1時刻目のスキャンFFに(e,f,g)=(1,1,1) を割当てて2サイクル間シミュレーションを実行した 結果を示している. 信号線(e,f,n,p,q,r,t)にお いて論理値の遷移が発生しており、これらの信号線は 遷移故障の励起が可能であるとわかる.また、これら の故障影響は信号線{u,v,w,x,z}にも伝搬可能で あるので、図 2-1 の例における故障活性化信号線集合  $t{e, f, n, p, q, r, t, u, v, w, x, z}$ 

#### 3. 自己組織化マップ(SOM)

SOM は入力層と競合層から構成され、競合層の各 ユニットは、重みベクトルを介して入力層の全てのユ ニットと結合している. SOM では,提示された入力 ベクトルに対して、最も整合する競合層ユニット(勝者 ユニット)と競合層上でその近傍に位置するユニット

(近傍ユニット)の重みベクトルを更新する. 重みベク トルは、入力ベクトルに近づく方向に更新される.入 カベクトル集合に対して,これらの処理を繰り返すこ とで、SOM は入力ベクトル集合を低次元に写像する. SOM のアルゴリズムを以下に示す.

- Step1 入力ベクトルx = (x<sub>1</sub>, x<sub>2</sub>, ..., x<sub>M</sub>) を入力層 に提示する. ここで Mは,入力ベクトルの要素 数を表す.
- **Step2** 入力ベクトル x と j 番目の重みベクトル  $w_i = (w_{i1}, w_{i2}, ..., w_{iM}) とのユークリッド距離 d_i$ を次式により求める.

$$d_j = \sqrt{\sum_{i=1}^{M} (x_i - w_{ji})^2}$$
(1)

Step3 ユークリッド距離が最小の競合層ユニット を勝者ユニットcと定義し、次式により求める. С

$$= \min\{d_j\} \tag{2}$$

勝者ユニットと, その近傍ユニットの重み Step4 ベクトルを次式により更新する.

$$w_{j}(t+1) = w_{j}(t) + \alpha_{r}(t) (x - w_{j}(t))$$
(3)

- ここで, tは現在の学習の繰り返し回数を表す.  $\alpha_r(t)$ は学習係数であり、近傍の範囲とともに、 学習が進行するごとに単調に減少していく.
- Step5 Step1 から Step4 をあらかじめ指定された 回数繰り返す.

4. 自己組織化マップを用いた消費電力特性 解析

本論文では、故障活性化信号線集合の情報を入力と した自己組織化マップを用いてキャプチャ消費電力特 性の解析を行う、図 4-1 に本論文で用いる消費電力特 性解析の実行例を示す. はじめに, 解析に用いる全テ ストパターンに対して故障活性化信号線集合を求める (①). 算出された故障活性化信号線情報は全信号線数 分のビット長をもつバイナリストリングで表現され, 対応するビットが1の信号線は故障活性化信号線であ り、0の信号線は非故障活性化信号線であることを表 す(2). 図 4-1 において、テストパターン1の故障活 性化信号線集合の要素は{a,b,c,h,i,j,k}である. つぎに、各テストパターンをテスト対象回路に印加し た際の消費電力の見積りを行う(③).本稿では、テス トパターンのキャプチャ消費電力の評価に重み付き信 号線遷移確率(WSA)を用いる. WSA は次式で与えら れる.

WSA = 
$$\sum_{i=1}^{G} tran(g_i) \times (+fanout(g_i))$$
(4)

式(4)においてGは回路中の全ゲート数を表し、tran( $g_i$ ) はゲート $g_i$ の遷移の有無を表す. tran( $g_i$ )はゲート $g_i$ に 遷移が生じている場合に1を、ゲートgiに遷移が生じ ていない場合に0を返す関数である.最後に、故障活 性化信号線情報を入力ベクトルとして自己組織化アル ゴリズムを実行し、それぞれのテストパターンのWSA 値に対応する色を彩色する.図 4-1 では、WSA 値の 高い(高消費電力)パターンには赤色を, WSA 値の低い (低消費電力)パターンには青色を彩色している. 図 4-1 の例では、テストパターン1とテストパターン2が、 テストパターン3とテストパターン4がそれぞれマッ プ上の近傍に配置されているため、それぞれの故障活 性化信号線集合の類似度が高いことがわかる.また, 図 4-1 の例のように、マップ上の近傍に配置されたテ ストパターン同士が同色に彩色された場合,「故障活性 化信号線集合の類似度が高いテストパターンは、キャ プチャ消費電力においても類似している」ということ を表し、「キャプチャ消費電力問題はテスト生成時の故 **障伝搬経路選択に依存する**」という仮説が概ね正しい と考えることができる.



図 4-1. 解析実行例

#### 5. 実験結果

ISCAN'89 ベンチマーク回路 s13207, s38584 に対 して自己組織化マップを用いたテスト時消費電力特性 解析を実行した結果を示す.本実験では、テスト生成 に Synopsys 社の ATPG ツール TetraMax を用いた. 初期テスト集合のテストパターン数は s13207 が 310 パターン, s38584 が 412 パターンである. また, 実 験用プログラムはC言語で実装し、学習には全入力べ クトルをランダムに 1,000 回繰り返し入力した. マッ プ上の白のユニットは,いずれの故障活性化信号線集 合も配置されなかったユニットである.図 5-1 に s13207の実験結果を示す.図 5-1の実験結果では、マ ップ左上部に WSA 値の高いテストパターンに対応す る故障活性化信号線集合が、マップ右下部に WSA 値 の低いテストパターンの故障活性化信号線集合が配置 されていることから,これらの領域においては,故障 活性化信号線集合の類似度が高いテストパターンは WSA 値においても類似していると解釈することがで きる.しかしながら、マップ中央部では複数の色が混 在しており, 故障活性化信号線集合が類似するテスト パターンが WSA 値において類似しているとは考え難 い. 図 5-2 に s38584 の実験結果を示す. 図 5-2 にお いても、左下部に WSA 値の高いテストパターンに対 応する故障活性化信号線集合が配置されているものの, s13207の結果と同様に、マップ中央には複数の色が混 在する結果となった. 一方で, 図 5-1, 図 5-2 ともに 複数の色が混在するマップ中央部においても, WSA 値が近いテストパターンが多く配置されている部分が あり,着色の方法や学習回数,マップサイズを変更す ることで異なる結果が得られると考えられる.



図 5-1. 実験結果(s13207)



### 6. おわりに

本稿では、フルスキャン順序回路のキャプチャ消費 電力特性について、コホネンの自己組織化マップを用 いて解析を行った.その結果、一部のテストパターン においては、故障活性化信号線集合の類似度とキャプ チャ消費電力の類似度に相関があるように見受けられ たが、「キャプチャ時消費電力問題はテスト生成時の故 障伝搬経路選択に依存する」と解釈できるほどの結果 が得られなかったため、解析方法の改善が必要である.

今後は、彩色の方法や学習回数、マップサイズ等を 変更して多くのデータを収集し、考察する必要がある. また、今回の実験に用いた回路はベンチマーク回路の 一部であり、より大きな回路で実験を行うことで故障 伝搬経路とキャプチャ消費電力の関係を詳しく解析す ることが可能であると考えられるため、今後は大規模 な回路を対象に解析を行い、将来的には、キャプチャ 消費電力削減の新しい手法として、低キャプチャ消費 電力を考慮して故障伝搬経路選択を行うテスト生成手 法を考案し、実験を行う予定である.

## 7. 参考文献

- Y.Zorian, "A Distributed BIST Control Scheme for Complex VLSI Devices,", Proc. VLSI Test Symp., PP.4-9, 1993.
- [2] Jaehoon Song, "A Compression Improvement Technique for Low-Power Scan Test Data", IEEE Region 10 Conference., PP12-13, 2006.
- [3] Xiaoqing WEN, Yoshiyuki YAMASHITA, Seiji KAJIHARA, Laung-Terng WANG, Kewal K.SALUJA, Kozo KINOSHITA" A New Method for Low-Capture-Power Test Generation for Scan Testing", IEICE TRANS INF. & SYST., 2006, pp1679-1686.
- [4] M.Abramovici, M.Breuer, and A. Friedman,"Digital System Testing and Testable Design",IEEE Press 1990.
- P.Girad, "Survey of Low-Power Testing of VLSI Circuits", IEEE Design & Test of Computers, Vol.19, No.3, PP.82-92, 2002.
- [6] S. Kajihara, K. Miyase, "On Identifying Don't Care Input of Test Patterns for Combinational Circuit", ICCAD-2001, pp. 364-369, Nov. 2001.
- [7] R.Sankaralingam,R.Oruganti,and
  N.Touba, "Static Compaction Techniques to control Scan Vector Power Dissipation,", Proc.VLSI Test Symp., PP35-40, 2002.
- [8] X.Wen, H.Yamashita, S.Morishima, S.Kajihara, L-T.Wang, K.Saluja, andK.Kinoshita", Low-Capture-Power Test Generation for Scan-Based At-Speed Testing", Proc.Int'l Test Conf., PP1019-1028, 2005.
- [9] Xiaoqing WEN, Yoshiyuki YAMASHITA, Seiji KAJIHARA, Laung-Terng WANG, Kewal K. SALUJA, "A New Method for Low-Capture-Power Test Generation for Scan Testing", IEICE TRANS. INE & SYST. VOLE89-D, NO.5, pp1679-1686, 2006.
- [10] T.Kohonen. "Self-Organizing Map," Proc.IEEE, vol.78.No.9, PP1464-1480, 1990.