BAST におけるスキャンチェインの接続形態を考慮した 遷移故障テストパターンのマッチング評価

日大生産工(院) 〇田中 まりか 日大生産工 細川 利典 九大 吉村 正義

1.はじめに

近年、半導体技術の急速な進歩に伴い、大規模集 積回路(Large Scale Integrated circuits:LSI)の規模 が増大している.一般的に LSI の論理部のテストに はスキャン設計と自動テスト生成ツール

(Automatic Test Pattern Generator: ATPG) [1] によるテスト生成が従来から LSI 設計者に広く受け 入れられてきた. このテスト手法によって高い故障 検出効率を得られるが,回路の高集積化に伴い, ATPG により生成されたテストパターン数が増加し ており,それに比例してテスト実行時間やテストデ

ータ量が増加する問題が発生する. テストデータ量, テスト実行時間はテストコストに影響し, さらにテ ストデータ量はテスタのメモリ容量内であることが 望ましいため, テストデータ量を削減することが重 要である. したがって, テストデータ圧縮技術の重 要性が高まっている.

テストデータ量を削減するために用いられる主な テストデータ圧縮技術として, EDT(Embedded De terministic)[2],XD-BIST(X-Tolerant Determinist ic BIST)[3],BAST(BIST Aided Scan)[4]などが提 案されている.本論文では、BAST 技術に着目する. BAST とは、組込み自己テスト(Built-In - Self - Te st: BIST) [4,5,6,7,8,9]と ATPG を組み合せて, 高 い故障検出効率を維持しながら、テストデータ量を 圧縮する技術である. BAST アーキテクチャにおい て,疑似ランダムパターン生成器 PRPG[10,11,12,1 3]から生成される疑似ランダムパターン中のあるビ ットを反転させ、ATPG で生成される決定的パター ンに変換する.また反転されたビット位置を記憶す るため、BAST コードと呼ばれるコードがテスタ(A utomatic Test Equipment:ATE)上のメモリに記憶 される. その BAST コードにしたがって, PRPG で 生成された疑似ランダムパターンの一部を反転させ, スキャンチェインを通じてテスト対象回路に入力さ れる. BAST コードにおいてスキャンチェインをシ フトさせる情報量は決定的パターン数によって一意 に決定されるが、ビットを反転させる情報量は疑似 ランダムパターンを反転させるビット数(反転ビッ ト数)によって決定される. 反転ビット数が多いほど, BAST コード量が増える.よって,反転ビット数の削 減が重要となる.

文献[14]のドントケア抽出法[18]では、少なくとも

すべての故障を1回検出するために不必要なビット (ドントケアビット)を決定的パターン集合から特定 する.ドントケアビットは0でも1でもどちらでも よいため、反転ビット数を削減することができた.

本論文では,遷移故障モデルに対して,ブロード サイド方式[1]でテスト生成したテスト集合に対して, 文献[18]のドントケア抽出を適用し,文献[14]で用い たハンガリアンマッチングを適用し BAST パターン 集合を生成する.さらに文献[19]のスキャンチェイン 接続構成法を用いて反転ビット数を削減する.生成 された BAST パターン集合で消費電力の見積もりを 行い,過度の電力を消費する BAST パターン数を評 価する.

また,生成された BAST パターンの消費電力の指 標となる WSA を算出する.本提案手法を ISCAS'89, ITC'99 ベンチマーク回路に適用し,反転ビット数, WSA を評価する.また,対象故障は遷移故障とする.

第2章で消費電力について説明し,第3章でWSA について説明する.第4章ではBASTアーキテクチャ について説明し,第5章でBASTパターン生成につい て説明する.第6章で実験結果を示し,第7章でま とめを述べる.

2. 消費電力

VLSI の消費電力は、スイッチング電流、貫通電流、 リーク電流から構成される. 消費電力の計算式を式1 に示す. ここで、P は消費電力、K は回路のゲート数、 CiL はゲート i の負荷容量、VDD は電源電圧、fCLK は 動作周波数、 $p1 \rightarrow 0$ は1から0に遷移するスイッチン グ動作、 $p0 \rightarrow 1$ は0から1に遷移するスイッチング動 作、ISC は貫通電流、ILeak はリーク電流である.

$$P = \sum_{i=1}^{n} (C_{iL} VDD^2 f_{CLK} p_{i1->0} + I_{SC} VDD (p_{i1->0} + p_{i0->1}) + I_{Leak} VDD)$$

(1)

式1の右辺の第1項は,信号線のスイッチング動 作によって発生する消費電力である.LSI全体の消費 電力の70%以上を占める要素である[20].式1右辺の 第2項は,セル内の貫通電流による消費電力である. LSI全体の消費電力の10~30%を占める.式1右辺 の第3項は,リーク電流による消費電力である.LSI 全体の消費電力の1%程度である.

An evaluation of matching for transition fault test patterns using scan chain construction on BIST-Aided Scan Test Marika TANAKA, Toshinori HOSOKAWA, Masayoshi YOSHIMURA

3. WSA

回路の消費電力を正確に計算する場合、電源電圧
やクロック周波数、ゲートの負荷容量など様々な要素が必要となる[6].本論文ではそれらの要素を考慮していないため、計算式を簡略化した
WSA(Weighted Switching Activity)を用いる.WSA
は次の式で表される.

$$WSA = \sum_{i=1}^{G} tran(g_i) \times (1 + fanout(g_i))$$
 (2)

(2)式の G は回路中の全てのゲートを表す. tran(g) はゲート giの遷移数であり, fanout(gi)はゲート giの ファンアウト数を表す.

4. BAST アーキテクチャ

BAST アーキテクチャを図1に示す. BAST は, 疑似 ランダムパターン発生器 PRPG[10,11,12,13]とテス ト応答圧縮器 MISR,特定のパターン中のビットを反 転させるインバータブロックと不定状態をマスクす る U マスクブロックから構成される.本論文では U マスク処理が必要となる回路を扱わないので,以後 U マスクについては省略する. インバータブロック は,PRPG からスキャンチェンインへ通過する信号を 反転させ、スキャンチェンイン数と同一のビット幅 を持つ.その論理は XOR ゲートから構成され,反転を 制御するフリップフロップ(flip flop: FF)の信号 に従いPRPGの出力信号を反転させる. デコーダブロ ックは、コード化された信号を受け取るインタフェ ースチャネルに接続され、インバータブロック中の 対応する FF を制御する.インタフェースチャネルに 入力されるコード化されたテストパターンをBASTコ ードと呼ぶ.



5. BAST におけるテストパターン生成

BAST パターン生成のフローを図2に示す.初めに, 決定的パターン集合に対してドントケア抽出を行い, 疑似ランダムパターン集合とドントケア抽出された 決定的パターン集合に対してハンガリアンマッチン グを行う. ここで得られる BAST パターン集合を,本 研究のスキャンチェイン接続形態考慮なしの場合の BAST パターン集合とする. さらに,手法[19]を用い てスキャンチェイン接続形態を考慮した BAST パター ン集合を生成する. ここで得られる BAST パターン集 合を,本研究のスキャンチェイン接続形態考慮あり の場合の BAST パターン集合とする.



図 2. BAST パターン生成フロー

決定的パターン TD=(*pi1*, *pi2*, ..., *pin*), 疑似ラ ンダムパターン TR=(*pi1*, *pi2*, ..., *pin*)をマッチン グし,得られる BAST パターンを *TB*=(*pi1*, *pi2*, ..., *pin*), とする. *pin*は回路中のスキャン FF を表わし, *n*は回路中のスキャン FF 数を表わす($1 \le i \le n$). TD (*pii*) \in {0,1,X}は決定的パターン中の *i*番目のスキャ ン FF の値, TR(*pii*) \in {0,1}は擬似ランダムパターン 中の *i*番目のスキャン FF の値とする.

表1に示す \cap ^Bを用いると, TBの*i*個目のスキャン FFの値は式(3)で示すことができる.

 $TB(pi_i) = TD(pi_i) \cap_B TR(pi_i) \cdots (3)$

表2に示すビット反転数演算∩Fを用いると, BAST パターンを生成するために必要な擬似ランダムパタ ーンのビット反転数 Num_ff は式(4)で表すことがで きる.

Num_ff = $\sum_{i=1}^{n} (TD (pi_i) \cap_F TR (pi_i)) \cdots (4)$

表 1. BAST パターン生成演算 ∩ B

		TR	
	B	0	1
TD	0	0	0
	1	1	1
	х	0	1

表2. ビット反転数演算∩F

		TR	
1	F	0	1
TD	0	0	1
	1	1	0
	х	Ο	0

6. 実験結果

本章では、ISCAS'89ベンチマークの順序回路において、全故障検出保障ドントケア抽出を行ったATPG パターンでハンガリアンマッチングを行い、スキャ ンチェイン接続形態を考慮した場合[19]と考慮しな かった場合の反転ビット数、WSAを比較し、また、WSA の閾値を変化させて(最大 WSA を 100%とした時の 90%・80%の値)、閾値を超えた BAST パターンの割合 を評価する.表3,4 ではスキャンチェイン接続考慮 しない場合とする場合の反転ビット数とWSAを示し、 表4,5 ではスキャンチェイン接続考慮しない場合と する場合のWSAの閾値を超えた BAST パターンの割合 を示す

表 3. スキャンチェイン接続考慮しない場合の 反転ビット数・WSA

回路名	FF数	反転ビット数	WSA(平均)	WSA(最大)
s13207	669	8590	2936.77	4597
s15850	597	9732	2622.53	4138
s35932	1728	16675	8757.48	9875
s38584	1452	44585	5176.94	9281

表4.スキャンチェイン接続考慮する場合の 反転ビット数・WSA

回路名	FF数	反転ビット数	WSA(平均)	WSA(最大)
s13207	669	8390	2980.47	4458
s15850	597	9504	2641.41	4100
s35932	1728	14633	8765.17	9835
s38584	1452	43955	5233.93	9335

表5.スキャンチェイン接続考慮しない場合に WSA の閾値を超えた BAST パターンの割合

回路名	TP数	閾値 90%超え	閾値 80%超え
s13207	333	2(0.6%)	10(3%)
s15850	215	7(3.26%)	12(5.58%)
s35932	52	21(40.38%)	50(96.15%)
s38584	500	15(3%)	37(7.4%)

表 6. スキャンチェイン接続考慮する場合に WSA の閾値を超えた BAST パターンの割合

回路名	TP数	閾値 90%超え	閾値 80%超え
s13207	333	3(0.9%)	10(3%)
s15850	215	7(3.26%)	19(8.84%)
s35932	52	23(44.23%)	51(98.08%)
s38584	500	13(2.6%)	42(8.4%)

7.まとめ

反転ビット数と消費電力の相関関係はあまり見られなかった.また、どのくらいの割合のテストパターンが閾値を超えるかという点は、回路によってばらつきが見られた.s35932は、ほとんどの BAST パターンが平均に近かったため、ほとんどの BAST パターンが閾値を超える結果になったのではないかと考えられる.

参考文献

- H. Fujiwara, Logic Testing and Design for Testability, The MIT Press, 1985.
- [2] J. Rajski, J. Tyszer, M. Kassab, N. Mukherjee, R. Thompson, K.H. Tsai, A. Hertwig, N. Tamarapalli, G. Mrugalski, G. Eide, and J. Qian, "Embedded Deterministic Test for Low Test Manufacturing Test," in Proc. ITC, pp. 301-310, 2002.
- [3] P. Wohl, J.A. Waicukauski, S. Patel, and M.B Amin, "X-tolerant compression and application of Scan-ATPG Patterns in a BIST Architecture," in Proc. ITC, pp. 727-736, 2003.
- [4] T. Hiraide, K.O. Boateng, H. Konishi, K. Itaya, M. Emori, H.Yamanaka, and T. Mochiyama, "BIST-aided scan test-A new method for test cost reduction," Proc. VTS, pp. 359-364, 2003..
- [5] P. H. Bardell, W. H. McAanney and J. Savir, Built-In Pseudo-Random Testing of Digital Circuits, Chapter 8. John Wiley & Sons, New York, 1987.
- [6] R. Chandramouli, S. Pateras, "Testing Systems on a Chip," IEEE Spectrum, Vol. 33, No. 11, pp. 42-47, November 1996.
- [7] Y. Zorian, E. J. Marinissen, S. Dey, "Testing Embedded Core-based System chips," in Proc. IEEE International

Test Conference, Washington, DC, pp. 130-143, 1998.

- [8] J. Aerts, E. J. Marinissen, "Scan Chain Design for Test Time Reduction in Core-based ICs;" in Proc. IEEE International Test Conference, Washington, DC, pp. 448-457, 1998.
- [9] B. Nadeau-Dostie, Design for At-Speed Test, Diagnosis and Measurement, Boston, Dordrecht, Kluwer Academic Publishers, London, 2000.
- [10] H. Bardell, W. H. McAnney, "Parallel Pseudo-random Sequences for Built-in Test," in Proc. IEEE International Test Conference (ITC), 1984, pp. 302-308, 1984.
- [11] H. Bardell, W. H. McAnney, "Pseudo-Random Arrays for Built-In Tests," IEEE Transactions on Computers, Vol. C-35, No. 7, 1986, pp. 653-658.
- [12] H. Bardell, W. H. McAnney, J. Savir, Built-In Test for VLSI, Wiley-Interscience, New York, 1987.
- [13] G.. Kiefer, H.-J. Wunderlisch, "Using BIST Control for Pattern Generation," in Proc. IEEE Int. Test Conf. Washington, DC, pp. 347-355, November 1997.
- [14] M. Arai, S. Fukumoto, K. Iwasaki and T. Hiraide, "Test Data Compression using TPG Reconstruction for BIST-aided Scan Test," in Digest of Papers of the IEEE 6th Workshop on RTL and High Level Testing, pp. 12-17, 2005.
- [15] T. Hosokawa, Y. Chen, L. Wan, M. Wakazono, M. Yoshimura, "A test pattern matching method on BAST architecture using don't care identification for random pattern resistant faults" in Proc. of the 10th IEEE International Symposium on Communications and Information Technologies, pp. 738-743, 2010.
- [16] Masayuki Arai, Satoshi Fukumoto and Kazuhiko Iwasaki, "Test Data Compression of 100x for Scan-Based BIST," IEEE INTERNATION TEST CONFERENCE,2006
- [17] LingLing Wan, Motohiro Wakazono, Toshinori Hosokawa, and Masayoshi Yoshimura, A Bit flipping Reduction Method for Pseudo-random Patterns Using Don't Care Identification on BAST Architecture,9th Workshop on RTL and High Level Testing,2008.11.
- [18] K. Miyase and Seiji Kajihara, "XID: Don't Care Identification of Test Patterns Circuits and Systems," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 23, No.2, pp. 321-326, 2004.
- [19] 陳 贇,細川 利典 "BAST におけるテストデータ量削減 のためのスキャンチェインの接続法" DC 研究会 2012 年
- [20] 栗田敏明,竹本光雄,"LSI低消費電力設計" 沖テク ニカルレビュー 第188号Vol.68 No.4,2001年10月, pp36