ケアビット分布制御ドントケア抽出法

日本生産工(院) 〇山崎 紘史 日大生産工 細川利典 九大 吉村正義

1. はじめに

近年,半導体集積技術の進歩に伴い超大規模集積回路(Very Large Scale Integrated circuits: VLSI)が大規模化しており,スキャン設計[1]された VLSI のテスト時消費電力の増大が,現在の回路設計において大きな問題となっている.

テスト時消費電力の増大が引き起こす問題として, 発熱と IR ドロップ[2]の 2 つの問題が考えられる.テ スト時の過度の電力消費が, VLSI の発熱の原因につな がり,回路に致命傷なダメージを与え,場合によって は回路を破損させるおそれがある[3].また,過度の電 力消費が IR ドロップを引き起す可能性が高まる[4]. IR ドロップは遅延を増大させ,正常回路を不良と判定 する誤テストを引き起こし,歩留り低下の原因となる [2][5].したがって,歩留り損失を抑制するため,テス ト時消費電力を削減することが重要な課題になってい る.テスト時消費電力を削減するための様々な手法が 提案されている.電力管理技術の利用,設計変更およ びテストデータ変更などの手法が挙げられる[4][6-11]. 特に,キャプチャ時のフリップフロップ(Flip-Flop:FF) 遷移回数を削減する手法としては LCP(Low capture power) X-Filling 手法[6-8]や, LCP ATPG (Automatic Test Pattern Generation)手法[4][10][11]などが挙げられ る.

ー般に生成されたテストパターンの入力値は全て 0,1 に設定される.しかしながら,生成されたテスト パターンの中には,逆の論理値に変更しても故障検出 率が低下しない入力値が存在し,それらの論理値を抽 出するドントケア抽出技術[12]が提案されている.LCP X-Filling 手法ではドントケアを含むテストパターン集 合に対し,ドントケアに 0,1の値を再割当てすること により,FF 遷移回数を削減し,低消費電力向けのテス トパターン集合を生成する.そのため,ドントケア抽 出技術の効率化が重要となる.

しかしながら、文献[12]で提案されたドントケア抽 出技術では特定のテストパターンにドントケアビット が偏る傾向があり、LCP X-Filling による FF 遷移回数 削減の効果が小さい場合がある[13].特定のテストパ ターンにドントケアビットが偏る問題を解決する手パ ターンにドントケアビットが偏る問題を解決する手パ ターンにドントケアビットが偏って して,各テストパターンで検出する故障数を均一化 する手法[13]が提案されている.この手法では、各テ ストパターンで検出する故障数を均一化することによ り、低消費電力化に対し効果が高いテストパターンを 生成できてたパターンに対してはドントケアビッ トの均一化を考慮しているが、(擬似)外部入力に対し てけケアビットの均一化を考慮していない

いテムではアストハターンに対してはトントグノビッ トの均一化を考慮しているが、(擬似)外部入力に対し てはケアビットの均一化を考慮していない. 本論文では、入力されたテストパターン集合に対し テストパターン、及び(擬似)外部入力に対してケアビ ットの分散を制御するドントケア抽出法を提案し、こ のテストパターン集合に対して LCP X-Filling を行っ た結果を考察する.

2. ケアビット分布制御ドントケア抽出

本章では、ケアビット分布制御のためのドントケア 抽出法について説明する.従来手法[12][13]では特定の

九大 吉村正義 テストパターンにドントケアビットが偏る問題や,(疑

テストパターンにドントケアビットが偏る問題や,(疑 似)外部入力に対してはケアビットの均一化を考慮し ていない.そのため特定の(疑似)外部入力にケアビッ トが偏り,スキャンテストにおけるキャプチャ消費電 力の削減やチップ温度均一化などの適用分野に効果的 でない可能性がある.本手法ではテストパターン,(疑 似)外部入力に関してケアビット分布を制御するドン トケア抽出法を提案する.

2.1. ドントケア抽出アルゴリズム

基本的なドントケア抽出アルゴリズム[12]について 説明する.図2にアルゴリズムを示す.まず,Step1 で各テストパターンt_iに対して,故障シミュレーショ ンを行う.次にStep2で,テストパターンt_iに対し, t_iの必須故障[14]集合を求める.Step3で,それらの必 須故障を検出するようにt_iでの故障シミュレーション 結果を基に,外部入力の値を計算し,t_i、のケアビット を決定する.t'は必須故障以外の故障を検出する可能 性があるので,Step4でt_iと対する故障シミュレーシ ョンを行う.Step2からStep4の処理により,初期のテ ストパターン集合T'が得られる.T'は必須故障を全て 検出するテストパターン集合である.

T'では未検出故障があるので,全ての故障が検出され るように, t_i 'のドントケアのいくつかを元のテストパ ターン t_i の値に戻す. Step5 で, t_i 'では未検出であるが t_i では検出できる故障を算出する. そして Step6 で算 出された故障を検出するための論理値を計算し, t_i 'を 最終的に決定する. Step7 で t_i 'に対し故障シミュレー ションを行い,故障リストを更新する.

Procedure X-search(C,T)	
Circuit C; Test_set T;	
{	
for each testpattern t _i in T{	
fault simulation(t _i);	Step1
}	•
for each testpattern t _i in T{	
F=collect_essential_fault(t _i);	Step2
t _i '=find_value(F);	Step3
fault_simulation(t _i ');	Step4
}	
for each testpattern t _i in T{	
G=collect_undetected_fault(t _i);	Step5
t _i '=find value(G);	Step6
fault simulation(t');	Step7
}	
rerutn T' composed of t _i ';	
}	

図 2. 従来手法全体アルゴリズム

A don't care identification method with care bit distribution control

Hiroshi YAMAZAKI, Toshinori HOSOKAWA, and Masayoshi YOSHIMURA

2. 2. 提案手法全体アルゴリズム

本手法では、ケアビット分布を制御したドントケア 抽出を行う.図3に提案手法の処理手順を記す.Step1 からStep5,Step7は2.1と同様の処理を行い、Step6 で提案手法であるケアビット分布を制御したドントケ ア抽出を行う.本節ではStep6に対してのみ説明を行う.

(Step6)

Step5 で算出された故障に対して,ケアビット分布を 考慮したドントケア抽出を行う.詳細は 3.4 節で説明 する.

2.3. 評価関数

本節では、本手法でケアビット分布制御に用いる評価関数について説明する.式(1)に各テストパターンに対する評価関数,式(2)に各(疑似)外部入力に対する評価関数を示す.そして式(3)に故障 f_iをどのテストパターンで検出するかを選択するための評価関数を示す.

$$W(t_i) = \sum_{j=1}^{N} b(t_i, p_j) \qquad \cdots \qquad (1)$$
$$W(p_j) = \sum_{i=1}^{M} b(t_i, p_j) \qquad \cdots \qquad (2)$$

式(1),(2),(3)において,(疑似)外部入力数は N,テス トパターン数は M である.また $b(t_i,p_j)$ はテストパター ン t_i の(疑似)外部入力 p_j の値がドントケアビットだっ た場合 0,ケアビットだった場合 1 とする.

表 2 は、図 3 の Step4 の後、ドントケアを含むテス トパターン集合 T'に対して各テストパターン、各(疑 似)外部入力に含まれるケアビット数を式(1)、(2)を用 いて計算した例を表している.ここでx はドントケア、 c はケアビット, $t_1 \sim t_5$ はテストパターン, $p_1 \sim p_7$ は(疑似) 外部入力を表す.

Procedure X-search(C,T)	
Circuit C; Test_set T;	
{	
for each testpattern t _i in T{	
fault_simulation(t _i);	Step1
}	
for each testpattern t _i in T{	
F=collect_essential_fault(t _i);	Step2
t _i '=find_value(F);	Step3
fault_simulation(t _i ');	Step4
}	
for each testpattern t _i in T{	
G=collect_undetected_fault(t _i);	Step5
t _i '=carebit_distribution_find_value(G);	Step6
fault_simulation(t _i ');	Step7
}	
rerutn T' composed of t _i ';	
}	
図 3. 提案手法全体アルゴリズ	Д

表 2. 各テストパターン中のケアビットと W(t_i),W(p_i)

	p ₁	p ₂	p ₃	p ₄	p ₅	p ₆	р ₇	W(t _i)
t ₁	х	х	С	С	х	С	х	3
t ₂	С	х	х	с	с	х	с	4
t ₃	х	х	с	с	х	х	х	2
t ₄	С	х	С	С	с	х	х	4
t ₅	х	х	с	с	х	с	х	3
W(pj)	2	0	4	5	2	2	1	

表 3. 各ビットに対するコスト W(t_i,p_i)

	W(t _i)	p ₁	p ₂	p ₃	p ₄	р 5	p ₆	p ₇
W(p _j)		2	0	4	5	2	2	1
t ₁	3	5	3	0	0	5	0	4
t ₂	4	0	4	8	0	0	6	0
t ₃	2	4	2	0	0	4	4	3
t ₄	4	0	4	0	0	0	6	5
t ₅	3	5	3	0	0	5	0	4

次に各ビットに対する評価関数について説明する. 各ビットに対するコストは式(1),(2)で定義した $W(t_i),W(p_j)$ を用いて以下の式(3)を用いて計算する.ここで $W(t_i, p_j)$ はテストパターン t_i の(疑似)外部入力 p_j の評価値を表す.

$$W(t_i, p_i) = W(t_i) + W(p_i) \quad \cdot \quad \cdot \quad \cdot \quad (3)$$

表 3 は各ビットに対するコストを表す. 例えば W(t₁,p₁)のコストを計算する場合 w(t₁)=3, W(p₁)=2 な ので W(t₁,p₁)のコストは式(3)より 5 となる. ただし, t₁の p₃の値がケアビットである場合は W(t₁,p₃)=0 とす る. この計算を全てのビットに対して行う. 各ビットに対するコストは,対象とするビットをケ アビットにした場合どれだけケアビット分散が小さく なるかを示している. 例えば W(t₂,p₃)のコストは 8 で あり,一番コストが高く設定されている. このビット をケアビットにすると,分散が大きくなる.

2. 4. 故障とテストパターンのマッチング

3.2 節では各ビットに対するコストの計算について 説明した、本節では 3.2 節で算出したコストを用いて、 故障を検出するテストパターンの選択方法について説 明する. 必須故障ではない故障 f に対しドントケア抽 出を行う場合, 故障 f を検出するために必要なケアビ ットを, 故障 f を検出する全てのパターンに対して算 出する. しかしながら, 故障 f は一つのパターンで検出 するかを選択する必要がある.本提案手法ではケアビ ットの偏りを削減するようなドントケア抽出を行うこ とが目的である.下記の式(4)で算出したコストを用い て故障 f を検出するテストパターンを選択する.式(4) において N は(疑似)外部入力数である.

$$MW(t_i) = \sum_{j=1}^{N} W(t_i, p_j) \quad \cdot \cdot \cdot \cdot \cdot (4)$$

表4は、故障fはテストパターンt₁,t₃,t₅で検出可能 であり、そのときの各テストパターンで故障fを検出 するために必要なコストを表している.

例として、テストパターン t_1 で故障 f を検出するために必要なコストを算出する.テストパターン t_1 で故障 f を検出する場合,(疑似)外部入力 p_1, p_2, p_3, p_6, p_7 をケアビットにする必要がある.ここで表 3 の各ビットに対するコストを基に、式(4)より t_1 で故障 f を検出するときのコストを求めると

 $\begin{aligned} MW(t_1) &= W(t_1, p_1) + W(t_1, p_2) + W(t_1, p_3) + W(t_1, p_6) + W(t_1, p_7) \\ &= 5 + 3 + 0 + 0 + 4 = 12 \end{aligned}$

となり、 t_1 で故障 f を検出するときにかかるコストは 12 となる.同様に故障 f を t_{3,t_5} で検出するときのコス トを求めるとそれぞれ 5,8 となり、故障 f は t_3 で検出 するときのコストが最小になるため、故障 f はテスト パターン t_3 で検出するようにケアビットを決定する.

表 4. 故障 f を検出するために必要なコスト

	p ₁	p	2 p 3	p ₄	p ₅	p ₆	p ₇	MW(t _i)
t ₁	С	с	С	х	х	С	С	12
t ₃	х	с	С	С	х	х	С	5
t ₅	С	с	х	Х	х	С	х	8

2.5. ケアビット分布を制御したドントケア抽 出アルゴリズム

図3の step6 で示したケアビット分布を制御したドントケア抽出について説明する.図4 にケアビット分布 を制御したドントケア抽出のアルゴリズムを記す. こで C は回路, T はテストパターン集合, F は未検出 故障リストである. (step6-1)

未検出故障リストFより未検出故障 fi を選択する. (step6-2)

T 中のすべてのテストパターンで fi を故障シミュレー ション実行する.fiを検出するT中のテストパターン 集合を DT とする.

(step6-3)

テストパターン集合 DT の各テストパターンに対し, 故障 fi を検出するために必要なケアビット C_{DF,fi}を算 出する

(step 6-4)

テストパターン集合 DT の各テストパターンについて, 故障 fi を検出するために必要なケアビット CDFfi に対 する, コスト V を計算する.

(step6-5)

Step6-4 よりコスト V が最小となるテストパターン ti を選択し、ケアビットを決定する.

(step6-6)

ti に対し故障シミュレーションを行い、未検出故障リ ストFを更新する.

3. 実験結果

本章では提案手法の性能を評価するために、提案手 法を実装し、ドントケア分散とドントケア抽出率つい て評価する.またドントケア抽出後のテストパターン 集合に対し LCP X-Filling を実行し, キャプチャセーフ 判定結果を評価した.対象回路は ITC'99 ベンチマーク 回路の b14,b15,b17,b20,b21,b22 である. 初期テストパ ターンは Synopsys 社の TetraMAX(打ち切り制限 1000) によって生成された遷移故障用のテストパターン集合 を用いた.図5に実験の全体フローを示す.

Procedure distribution Xidentification(C, T, F)

Circuit C, First Test Set T, No Detect Fault List F; {

```
for each fault in F{
```

fi=	collect_no_detect_fault(F);	Step1
DT	=collect_detect_test_pattern(T, fi);	Step2
CD	_{-fi} =find_calue(DT, fi);	Step3
V=	caluclation_cost(C _{DT.fi});	Step4
ti=	sellection_low_cost_pattern(V);	Step5
F =1	ault_simulation(F, ti);	Step6
}		

}

図4. ケアビット分布を制御したドントケア抽出



図 5. 実験フロー

(step1)

TetraMAX により遷移故障用のテストパターン集合を 生成する. なおテスト生成の打ち切り制限はバックト ラックリミット 1000 と設定した.

(step2)

step1 で生成した初期テストパターン集合に対して,提 案手法と従来法によるドントケア抽出を行い、ドント ケア分散を求める.

(step3)

step2 でドントケア抽出を行ったそれぞれのテストパ ターン集合に対して, LCP X-Filling によるドントケア 割当てを行う.

(step4)

step3 で LCP X-Filling を行ったそれぞれのテストパタ ーン集合に対して,キャプチャセーフ判定を行う.キ ャプチャセーフ判定基準は回路中の FF 遷移回数が全 FF 数の 5,10,15%を上限とし、それを超えるものをアン セーフテストパターンとした.

表5は提案手法と従来手法における疑似外部入力の 分散と、テストパターンの分散、ドントケア抽出率を 比較したものを表している. PPI分散は疑似外部入力の ドントケア分散, TP分散はテストパターン集合のドン トケア分散を表している. PPI分散に関しては提案手法 のほうが従来手法より,全ての回路において分散値を 小さくすることができた.またドントケア抽出率に関 しても,ほとんどの回路において焼余于広いなフルー, いことが分かる.しかしながら,TP分散に関しては, 一部回路によっては提案手法のほうが増大しているこ

表6は提案手法と従来手法におけるドントケア抽出 後テストパターン集合に対して, LCP X-Fillingを行い キャプチャセーフ判定した結果を表している. ほぼ全 ての回路において,提案手法がアンセーフテストパタ ーン数と,アンセーフ故障数を削減することができた.

4. おわりに

本論文では、ケアビットの分散を制御するドントケア抽出法を提案し、評価実験を行った.従来のドント ケア抽出法と比較して、疑似外部入力に対する分散値 は小さくすることができたが、一部回路においてテス

トパターンに対する分散値は逆に増大した. キャプチャセーフ判定に関しては,従来手法よりも アンセーフ故障数の削減することができた. 今後の課 題として,テストパターンに対してドントケア分散値 を小さくするようなコストの提案や,キャプチャ消費 電力削減のためのドントケア抽出の提案が挙げられる.

文 献

古川寛, "JTAG を使った LSI テスト回路の組み込み手法", Design Wave Magazine, 2000, pp30-31.
 [2]Takaki Yoshida, Masahmi Watati, "A New Approach for Low

Power Scan Testing", International, Test Conference, 2003,

pp480-487

- pp480-487
 [3]Jachoon Song, Hyunbean Yi, Doochan Hwang, Sungju Park "A Compression Improvement Technique for Low-Power Scan Test Data" IEEE Region 10 Conference, 2006, pp12-13
 [4] X. Wen, K. Miyase, S. Kajihara, H. Furukawa, Y. Yamato, A. Takashima, K. Noda, H. Ito, K. Hatayama, T. Aikyo, and K. K. Saluja, "A Capture-Safe Test Generation Scheme for At-Speed Scan Testing" IEEE, 2008, pp55-60
 [5] Fukuzawa Tomoaki, Miyase Kohei, Yamato Yuta, Furukawa Hiroshi, Wen Xiaoqing, Kajihara Seiji. "A Transition Delay Test Generation Method for Capture Power Reduction during At-Speed Scan Testing" IEICE technical report. Dependable computing 107(337), 2007, pp7-12
 [6] Santiago Remersaro, Xijiang Lin, Zhuo Zhang, Sudhakar M. Reddy,Irith Pomeranz and Janusz Rajsk, "Preferred Fill: A Scalable Method to Reduce Capture Power for Scan Based Designs" Test Conference, 2006. ITC'06. IEEE International, pp32.2, Oct. 2006.
 [7] Chao-Wen Tzeng Shi-Yu Huang, "QC-Fill: An X-Fill Method for Quick-and-Cool Scan Test" Design, Automation & Test in Europe Conference & Exhibition, 2009. DATE '09.
- & Test in Europe Conference & Exhibition, 2009. DATE '09.
- pp1756-1766, April 2009. Jia Ll, Qiang XU, Yu HU, and Xiaowei Ll, "iFill: An Impact-Oriented X-Filling Method for Shift- and Capture-Power Reduction in At-Speed Scan-Based Testing". [8] Design, Automation and Test in Europe, 2008. DATE '08, (p) 1184-1189, March 2008.
 [9] Xiaoqing WEN, Yoshiyuki YAMASHITA, Seiji KAJIHARA,

Laung-Terng WANG, Kewal K. SALUJA, "A New Method for Low-Capture-Power Test Generation for Scan Testing", IEICE TRANS. INE & SYST. VOLE89-D, NO.5, pp1679-1686, 2006.
 V.R. Devanathan, C.P. Ravikumar, V. Kamakoti,

- [10] V.R. Devanathan, C.P. Ravikumar, V. Kamakoti, "Glitch-Aware Pattern Generation and Optimizatio Framework for Power-Safe Scan Test", 25th IEEE VLSI Test Symmposium, pp167-172, 2007.
 [11] Xiaoqing WEN, Seiji KAJIHARA, "A Novel ATPG Method for Capture Power Reduction during Scan Testing" IEICE TRANS. INE&SYST, VOLoE90-D, NO.9 SEPTENIBER, pp1398-1405, 2007.
 [12] K. Miyase, S. Kajihara, "XID: Don't Care Identification of Test Patterns for Combinational Circuits" IEEE Trans
- [12] K. Miyase, S. Kajinara, "XID: Don't Care Identification of Test Patterns for Combinational Circuits," IEEE Trans. Comuter-Aided Design of Integrated Circuits and Systems, Vol. 23, No. 2, pp. 321-326, Fed. 2004.
 [13] Kohei Miyase, Kenji Noda, Hideaki Ito, Kazumi Hatayama, Takashi Aikyo, Yuta Yamato, Hiroshi Furukawa, Xiaoqing Wen, Seiji Kajihara "Effective IR-Drop Reduction in At-Speed ScanTasting Using Using
- Effective ... ScanTesting Con-X-Identification Using At-Speed Distribution-Controlling
- IEEE/ACM International Conference on Computer-AidedDesign pp52-58.2008
 Seiji Kajihara, Irith Pomeranz, Kozo Kinoshita andSudhakar M.Reddy "Cost-Effective Generation of MinimalTest Sets for Stuck-at Faults in Combinational Logic Circuits", 30th ACMIEEE Design Automation Conference, pp102-106, 1993.

表 5. 各手法におけるドントケアビットの分散とドントケア抽出率

回路名	初期テスト パターン数	疑似外部 入力数	故障 検出率(%)	従来手法						提案手法			
				最小X数	最大X数	PPI分散	TP分散	X抽出率	最小X数	最大X数	PPI分散	TP分散	X抽出率
b14	1163	245	92.72	25	243	106738	5484	45.8	2	243	51704	4244	59.3
b15	1020	449	82.15	43	441	71464	12840	65.2	0	442	32580	21504	65.0
b17	2153	1415	80.97	126	1406	191834	106261	68.4	0	1407	120263	244878	62.1
b20	1383	490	92.14	15	471	87684	21739	33.6	2	474	74272	18973	50.4
b21	1480	490	91.98	18	478	94906	22596	34.9	2	478	84286	19409	51.0
b22	1509	735	91.88	50	719	162726	36328	37.3	4	721	118645	40752	51.9

$\pm $	タエナトアナント	マキュー	レカニ フ 単 安 仕 田
衣 0 .	谷士広にぬり	るキャノラ・	アビーノ刊ル府来

回路名	FF数	FF遷移 回数上限(%)			従来手法				提案手法	
			セーフ	アンセーフ	セーフ	アンセーフ	セーフ	アンセーフ	セーフ	アンセーフ
			TP数	TP数	故障数	故障数	TP数	TP数	故障数	故障数
b14	245	15	1121	25	39695	344	1149	13	39892	213
b14	245	10	1086	60	39059	983	1114	48	39425	682
b14	245	5	456	690	23466	16575	745	417	32277	7829
b15	449	15	1000	4	33962	33	1011	8	33989	91
b15	499	10	954	50	33435	560	979	40	33412	668
b15	499	5	702	302	29825	4170	802	217	30564	3516
b17	1415	15	2125	0	117622	0	2125	0	117920	0
b17	1415	10	2094	31	116537	1085	2126	25	117326	594
b17	1415	5	1572	553	103420	14201	1710	441	106573	11347
b20	490	15	1315	64	79389	420	1362	20	79731	190
b20	490	10	1073	306	77111	2698	1179	203	78078	1843
b20	490	5	215	1164	34196	45613	371	1011	49012	30909
b21	490	15	1417	47	80686	325	1457	22	80917	247
b21	490	10	1199	265	78385	2626	1337	142	79507	1657
b21	490	5	359	1105	35911	45100	602	877	50613	30552
b22	735	15	1451	48	117891	323	1490	15	128788	154
b22	735	10	1076	423	112745	5469	1282	223	128788	2987
b22	735	5	160	1339	40898	77316	337	1168	63385	54940