# コントロール/データフローグラフを用いた 順序深度削減指向バインディング法の評価

日大生産工(学部)

○兒玉 雄佑

日大生産工 細川

## 1. はじめに

近年、半導体技術の進展に伴い、大規模集積回路 (Large Scale Integrated circuits: LSI)の規模や複雑 度が飛躍的に増大している.これにより、設計され る LSI が急速に大規模化しており、設計が困難にな っている.この問題を解決するためには、LSIの設 計生産性を向上させる必要があり、抽象度の高い動 作レベルでの設計が提案されてきた[1]. 動作記述に より設計された回路を,レジスタ転送レベル

(Register Transfer Level: RTL) 回路に合成する技 術として動作合成[1][2][3]が存在する.

設計された LSI は,不良品であるか否かをテスト し、良品であると判定された LSI のみを出荷しなけ ればならない.しかしながら、LSIの大規模化に伴 い LSI 設計に普及しているスキャン設計された LSI のテストコストが劇的に増加している[4]. これによ り、非スキャンに基づく、テスト容易性を考慮した 動作合成が必要とされている[3].

これまでの研究でテスト容易性を考慮した動作合 成アルゴリズムとして,バインディング時に順序深 度を削減することにより, テスト容易化を実現する 方法が提案されている[5]. しかしながら, 文献[5]の 手法は回路のデータパスのみに着目した手法となっ ており、データパスとコントローラがテスト時に分 離されていることが前提となる. テスト時にデータ パスとコントローラを分離するために必要な回路面 積などのハードウェアオーバヘッドは大きく,実際 分離できない場合もある. それゆえ, コントローラ を無視してデータパスのみのテスト容易化設計を行 っても、データパスとコントローラが分離されない 回路に対してテスト容易性の向上が得られない場合 があると考えられる.

本論文では、コントローラの動作を含めたテスト 容易化バインディング手法の研究の前段階として, 従来のデータパスのテスト容易化バインディング手 法がデータパスとコントローラが分離されていない 回路に対してもテスト容易性の向上効果があるか否 かを評価する.

## 2. 動作合成

動作合成とは動作記述を読込み, RTL の回路を合 成する技術である[1][2][3]. 図1に動作合成の流れを 示す.動作合成には、コントロールデータフローグ



図 2. if 文の CFG と動作記述

ラフ(Control Data Flow Graph:CDFG)生成, スケジ ューリング,バインディング,RTL 回路記述生成の 4つの主なステップがある.

## 2.1. CDFG 生成

CDFG 生成とは与えられた動作記述から CDFG を 作成することである. CDFG の表現方法は、コント ロールフローグラフ (Control Flow Graph: CFG) とデータフローグラフ (Data Flow Graph: DFG) を分けて表現する方法と、CFG と DFG を1つのグ ラフで表現する方法の2種類がある. CFG とは動作 記述の制御文の構造を示すグラフであり、DFG とは 演算操作の構造を示すグラフである.

## 2.1.1 CFG

図2にif文のCFGを示す.CFGは演算ブロック, 制御開始,制御終了の3つの要素から構成される. 演算ブロックとは DFG の部分であり, 演算処理のみ で構成される部分を表す. 図2ではB1, B2, B3が

## Evaluation of Binding Methods to Reduce Sequential Depths Using Control Data Flow Graphs

Yusuke Kodama, Toshinori Hosokawa



該当する.制御開始とは,制御文の開始部分を表す. if 文や switch 文などの条件分岐や, for 文や while 文のようなループ処理の判定が該当する.図2では if 文の条件が真(Then)であった場合にTの処理が行 われ,偽(Else)であった場合はEの処理が行われる. 制御終了とは,条件分岐やループ処理の終了部分を 表す.

## 2.1.2. DFG

**DFG** は LSI における演算処理を表現するグラフ で、入力変数、出力変数、内部変数、演算操作から 構成される. 図 2 の B2 の処理が図 3 の動作記述で あった場合の DFG を図 4 に示す.

## 2.2. スケジューリング

スケジューリングとは CFG, DFG に対して, 各 演算操作をどの時刻で実行するかを割当てる処理で ある. 基本的なスケジューリングアルゴリズムとし て, ASAP(As Soon As Possible)[6]や ALAP(As Late As Possible)[6]などがある. ASAP は可能な限り早い 時刻に演算操作を割当てるスケジューリング手法で



ある. ALAP は可能な限り遅い時刻に演算操作を割 当てるスケジューリング手法である. 図5に図2の CFG をスケジューリングリングした例を,図6に図 4のDFG をスケジューリングした例をそれぞれ示す. なお,スケジューリング済みのDFGをSDFG (Scheduled Data Flow Graph)[1]と呼ぶ.

## 2.3. バインディング

バインディングとは、SDFG に存在する演算操作 および変数にそれぞれ演算器やレジスタを実際に割 当てる処理である.演算器やレジスタを最適に割当 てるためには各演算操作や変数に対してライフタイ ムを求める必要がある.ライフタイムとは、演算処 理の始まりから終わりまでの時刻と、変数が値を保 持し始める時刻から、値を保持しなくなる間の時刻 である.ライフタイムが重ならない演算操作や変数 を、同じ演算器やレジスタで共有することができる. ライフタイムには演算処理に関するライフタイムと、 変数に関するライフタイムがある.例として、図 7 に加算器のライフタイムを、図 8 に変数のライフタ イムを示す.

## 2.3.1 演算器バインディング

図7に対して,演算器バインディングを行う.演算{+1,+2}のライフタイムが時刻1, {+3}のライフタイムが時刻2なので,ライフタイムが重ならない演



図 10. 面積最小レジスタバインディング例





図 12. 面積最小化バインディングの順序深度

算どうしを同じ演算器に割当てる.図9に{+1}と{+3} を加算器 A1 に、{+2}を加算器 A2 に割当てた結果を 示す.

## 2.3.2. 面積最小化レジスタバインディング

図8に対してそれぞれの変数のライフタイムを計算する.図8の変数{a,b,d,e}のライフタイムが時刻0, 変数{c,f}のライフタイムが時刻1, 変数{g}のライフ タイムが時刻2である.ライフタイムが重ならない 変数どうしを同じレジスタに割当てるようにバイン ディングを行う.図10に面積最小化を目的としたレ フトエッジアルゴリズム[7]を用いたバインディング 結果を示す.変数{a,c,g}をレジスタR1に、変数{b,f} をレジスタR2に、変数{d}をレジスタR3に、変数{e} をレジスタR4にそれぞれ割当てた.また、図10の バインディング情報をもとにRTLデータパス回路 生成した結果を図11に示す.

## 2.3.3. テスト容易化レジスタバインディング

テスト容易化バインディング[8]として、レジスタ



図 13. 順序深度削減バインディング例



図 14. 順序深度削減バインディング RTL データパス回路



図 15. 順序深度削減バインディングの順序深度

バインディング時に、可制御性および可観測性の向 上を行い、制御も観測も困難なレジスタを削減する ことを試みる.これにより,可制御性と可観測性が 高い回路が合成される.また,順序深度[8]を削減し, RTL データパス回路のテスト容易化を試みる. 順序 深度とは、入力レジスタから出力までの最短経路に おけるレジスタの段数で、各入力レジスタの最大の 順序深度がデータパスの順序深度と定義する.図12 に図 11 のデータパスの順序深度を調べるためのグ ラフを示す. グラフの頂点がレジスタ、辺が演算器 とマルチプレクサのみを通ってレジスタに到達でき ることを示す. 各入力変数が割当てられたレジスタ (入力レジスタ)から出力までの経路間に存在する 頂点の数が各入力レジスタの順序深度である. 図 12 では入力レジスタは{**R1,R2,R3,R4**}で,出力レジスタ は{R1}である、入力レジスタそれぞれに対して順序 深度を調べると、R1→g は 0, R2→g は 1, R3→g は 2,  $R4 \rightarrow g$  は 2 となり、この回路の順序深度は各 レジスタの順序深度のうち最大値である2となる.

次に,順序深度削減を目指したバインディングを

表 1. 実験結果 バインディング手法 TC(%) FC(%) LEA 99.61 99.10 FSMなし 順序深度削減 99.85 99.34 LEA 79.95 5.12 FSMあり 順序深度削減 97.98 36.43

行う. 2.3.1 節における演算器バインディングでは, 演算{+1}と{+3}を同じ演算器に割当てたので、演算 {+1}の出力である変数{c}は演算{+3}の出力{g}で観測 することができる.また,演算{+2}と{+3}は別の演算 器に割当てたため、変数(f)は出力(g)で観測すること ができない. そこで, 変数{c}をレジスタ{R2}に割当 て,代わりに変数(f)をレジスタ(R1)に割当てる.順 序深度を考慮したレジスタバインディング結果を図 13 に、図 13 のバインディング情報をもとに RTL デ ータパス回路生成した結果を図 14 に,図 14 のデー タパスの順序深度を調べるためのグラフを図 15 に 示す. 図 15 での入力レジスタは{R1,R2,R3,R4}で, 出力レジスタは{R1}である.入力レジスタそれぞれ に対して順序深度を調べると R1→g は 0, R2→g は 1, R3→gは1, R4→gは1となる. この回路の順序 深度は、各レジスタの順序深度の最大値から1であ る. よって,図14の回路は図10の回路に比べ,順 序深度を削減することができた.

## 3. 実験結果

本論文では、文献[8]に掲載されている回路を参考 にした実験回路に対して、レフトエッジアルゴリズ ムと順序深度削減バインディングを適用し、データ パスのみで合成した回路と、コントローラを含めた 回路全体で合成した回路に対し、テスト生成を行っ た. ATPG ツールは Synopsys 社の TetraMax を用 いた.実験結果を表1に示す.なお、表1のTCは 故障検出効率、FC は故障検出率を表している.

データパスのみで合成した回路の結果に注目する と、故障検出効率が 99.61%から 99.85%に値が上昇 しているので、順序深度削減の効果が得られたこと がわかる.次にコントローラを含む回路全体で合成 した結果を見てみると 79.95%から 97.98%に値が上 昇し、本論文で使用した回路において順序深度削減 の効果が得られた.

#### 4. おわりに

本論文では、データパスのテスト容易化バインデ ィング手法がデータパスとコントローラが分離され ていない回路に対してもテスト容易性の向上効果が あるか否かを実験し、評価した.

実験結果より、データパスとコントローラが分離

されていない回路に対しても、ある程度テスト容易 性の向上効果が見られた.また、コントローラを含 む回路の故障検出効率は、コントローラを含まない 回路の故障検出効率に比べて、1.87%~19.66%低下 している.

今後の課題として,表1の実験結果の詳細な解析 と,同様の実験を他の回路で行うことが挙げられる.

## 参考文献

- [1]Daniel D. Gajski, Nikil D. Dutt, Allen C-H Wu, and Steve Y-L Lin: HIGH-LEVEL SYNTHESIS Introduction to Chip and System Design, Kluwer Academic Publisher, 1992.
- [2]並木秀明,前田智美,宮尾正大:ディジタル回路 と Verilog-HDL,株式会社技術評論社
- [3]藤原秀雄:ディジタルシステムの設計とテスト, 工学図書株式会社,2004
- [4]Y. Sato, T. Ikeda, M. Nakao, and T. Nagumo,

"A bist approach for very deepsub-micron (vdsm) defect, "Proc. International Test Conference, pp. 283-291, 2000.

- [5] Tien-Chien Lee, Wayne H. Wolf, Niraj K. Jha, John M. Acken: "Behavioral Synthesis for Easy Testability in Data Path Allocation", Int.Conf.Computer Design, pp29-32, 1992.
- [6]GiovanniDe Micheli, "SYNTHESIS AND OPTIMIZATION OF DIGITAL CIRCUITS", McGraw-Hill,inc, 1994.
- [7]F.J.Kurdahi and A.C.Parker, REAL: A program for register allocation, In Proc. Design Sutomation Conf., pp210-215, 1987.
- [8]Mike Tien-Chien Lee "High-Level Test Synthesis of Digital VLSI Circuits",Artech House Publishers,1997.