平衡再収斂構造に着目したテスト容易化バインディング法

日大生産工(院)

○藤原 浩顕

日大生産工(院)井上諒一 日大生産工細川 利典

1. はじめに

近年,半導体微細化技術の進歩に伴い大規模集積 回路(Large Scale Integrated circuits:LSI)が大規模 化,複雑化してきている.従来LSIの設計において Verilog-HDL[1]やVHDL[2]などのハードウェア記 述言語を用いてレジスタ転送レベル(Register Transfer Level:RTL)で開発するのが一般的だが, LSI の回路規模の増加に比べ設計生産性が向上して いないため,従来の設計方法では設計が困難になっ てきている[3].そこで,より抽象度の高い動作レベ ルで設計し,RTLの回路を合成する動作合成[4]とい う設計方法論が注目されてきている[4].

動作記述は RTL 記述での設計に比べ, 記述量が少 ないため, 設計生産性に優れるが, その反面, レジ スタや演算器の割当てなどを動作合成ツールが決定 するため, そのツールの性能が合成後の回路の性能 に大きく影響する[4].

一方,設計・製造された LSI は,不良品か否かを 判定するためのテストが行われ,良品のみ市場に出 荷されるが,LSI の大規模化,複雑化に伴い,テス トも困難になってきている[3]. そのため,設計の初 期段階でテスト容易化した設計が必要となってきて いる[3].特に,動作合成のスケジューリングやバイ ンディング時にテスト容易化を考慮する方法が提案 されている[4].

テスト容易化を考慮した動作合成手法として順 序深度削減バインディング[5]やループ数削減バイ ンディング[6]が提案され、その効果が報告されてい る.また、論理回路レベルでは、平衡再収斂構造[7] を削減することでテストを容易にできることが報告 されている[7].

本稿では、動作合成時に RTL での平衡再収斂構造 削減を指向したバインディングを提案し、一般的に 用いられている面積最小化バインディング法であ るレフトエッジアルゴリズム(Left Edge Algorit him:LEA)[4]とテスト容易性について比較をした.



2. 動作合成

動作合成とは動作記述を読込み, RTL 回路を合成 する技術である[4].動作合成には図1のようにグラ フ生成,スケジューリング,バインディング,RTL 回路記述生成といった4つのステップに分かれてお り,動作記述および演算器やレジスタの制約数を入 力する.グラフ生成というステップでは,与えられ た動作記述を変換しグラフを生成する.スケジュー リングというステップでは,グラフに対して,与え られた制約に従って演算操作や変数をどの時刻に割 当てるかを決定する.バインディングというステッ プでは,スケジューリングされたグラフに対して各 演算操作や変数に具体的な演算器やレジスタを割当 てる.

各ステップの詳細については次章以降で説明する.

2-1. グラフ生成

動作記述から、グラフを生成する.例として、動 作記述を以下に示す.

v = ((a - ((a + b) + (c + d))) + (b + (e + f))) + g	(1)
w=(a-((a*b)*(c*d)))*(b*(e*f))	(2)
x=f+(g*h)	(3)
z=j+k	\cdots (4)
y=i+(j+k)	\cdots (5)

High Level Synthesis For Testability Based on

Balanced Reconvergence Structures

Hiroaki FUJIWARA, Ryoichi INOUE, and Toshinori HOSOKAWA,



式(1)~(5)をデータフローグラフ(Data Flow Gra ph:DFG)[4]で表現したものが図2となる. 頂点が演算操作, 辺が中間変数または外部入力, 外部出力となる. 各演算操作と中間変数には通し番号をつける.

2-2. スケジューリング

スケジューリングとは、DFGに対して、与えられ た制約に従って演算操作や変数をどの時刻に割当て るかを決める処理である. 図3は図2をスケジューリ ングしたスケジューリング済みDFG(Schedulinged Data Flow Graph:SDFG)である.

図3において,演算{*1,*2,+1}が時刻1にスケジュ ーリングされ,それぞれの演算結果を格納する内部 変数が{t1,t2,t8}に割当てられている.同様に,すべ ての演算が各時刻にスケジューリングされている.

2-3. バインディング

SDFG に対して,各演算や変数がどの時刻の間, 値を保持しているか(ライフタイム)を解析する. 図4,図5は変数と演算のライフタイムである.



図 4. 変数ライフタイム



変数,演算それぞれについて、ライフタイムが異 なる変数どうしを同じレジスタに、ライフタイムが 異なり演算の種類が同じ演算どうしを同じ演算器に 割当てる.例えば図4より{t1,t3,t5,t9}はライフタイ ムが異なるため、同じレジスタR1に割当てることが できる.図5より,演算{*1,*3,*5,*7,*8}は同種の演算 ではライフタイムが異なるため、同じ演算器MUL1 に割当てることができる.このように割り当て可能 な変数や演算を左に詰めて割当てを行うアルゴリズ ムがLEAである.LEAを用いて、他の変数,演算に ついても同様に割当てを行うと、表1のようになる.

表1. バインディング結果(LEA)

演算器:演算	レジスタ:変数
PROF AN EREST	
MUL1:*1,*3,*5,*7	R1:t1.t3.t5.t9
	,,,
MUL2:*2,*4,*6	R2·t2 t4 t6
, ,	112.12,14,10
ADD1.+1 +5 +3	P3.+7 +8
/ (0 0 1 1) . 2) . 3	1.5.17,10
130011	

バインディング結果から各レジスタ,演算器,外部入力,外部出力を結線しRTL回路を合成した結果が図7である.



図 7. RTL 回路(LEA)

3. RTL 平衡再収斂構造

RTL平衡再収斂構造とはデータパスのレジスタか らレジスタまでの経路上に同一個数のレジスタを通 過する経路が複数存在している構造のことをいう. 例えば図8は分岐点であるレジスタFF1から再収斂 点FF2までにj個のレジスタを通過する経路がk本 存在する「j段k重平衡再収斂構造」である.



図 8. j段k重 RTL 平衡再収斂構造

データパスから RTL 平衡再収斂構造を抽出する 方法を以下に示す.

図7より,各レジスタの出力から演算器を通過して接続されるレジスタは以下のようになる.

$R1\rightarrow R1,R2$	\cdots (6)
$R2 \rightarrow R1, R2$	\cdots (7)
R3→R3	(8)

次に図4より,最後に使われる変数が4時刻目に あるため,式(6)~(8)は図9のようなレジスタ関連グ ラフになる.1時刻目に使われるレジスタを {R1A,R2A,R3A}とし,2時刻目のレジスタを {R1B,R2B,R3B},3時刻目を{R1C,R2C,R3C},4 時刻目を{R1D,R2D,R3D}とする.

図 9 から,平衡再収斂構造を抽出する. R1A を分 岐点とすると, R1B と R2B を通過して R1c を再収 斂点とする 1 段 2 重再収斂構造が構成されている. 以降, {分岐点,再収斂点,段数,経路数}の形に省略 して{R1A,R1c,1,2}のように表す.他の再収斂構造 を探索すると以下のようになる.

$$\label{eq:response} \begin{split} &\{R1A,R2c,1,2\}, &\{R1A,R1D,2,4\}, &\{R1A,R2D,2,4\} \\ &\{R2A,R1c,1,2\}, &\{R2A,R2c,1,2\}, &\{R2A,R1D,2,4\} \\ &\{R2A,R2D,2,4\}, &\{R1B,R1D,1,2\}, &\{R1B,R2D,1,2\} \\ &\{R2B,R1D,1,2\}, &\{R2B,R2D,1,2\} \end{split}$$

以上から,図7の回路には1段2重再収斂構造が 8つ,2段4重再収斂構造が4つ構成されているこ とがわかる.



図 9. レジスタ関連グラフ(LEA)

4. 平衡再収斂構造削減指向バインディング

回路中に平衡再収斂構造が存在すると、テスト生 成が困難になる可能性がある[7].そこで、平衡再収 斂数を削減するバインディングを考える. 図 9 のレ ジスタ関連グラフより、レジスタから複数のレジス タへの接続があると分岐点や再収斂点が生まれ、平 衡再収斂構造を構成する可能性が出てくる. これを RTLで考える. レジスタから複数の演算器への接続 や、演算器から複数のレジスタへの接続があると、 平衡再収斂の分岐点や再収斂点が発生することがわ かる.

図 3 と表 1 の変数割当てから,変数 t5 と変数 t6 を考える.変数 t5 は演算 SUB1 の出力である.演算 SUB1 の出力は t5 のみであり,他には存在しない. 変数 t6 は演算器 MUL1 の出力である.演算器 MUL1 の出力はほかに t1, t3, t9 が存在し,これらはすべ てレジスタ R1 に割当てられている.

よって, t5 を R2 に, t6 を R1 に割当てることによ って, 演算器から R1 への接続を減らし平衡再収斂 構造を削減できると考える. 演算, 変数の割当ては 表 2 のようになる.

表 2. バインディング結果(平衡再収斂構造削減)

演算器∶演算	レジスタ:変数
MUL1:*1,*3,*5,*7	R1:t1,t3,t6,t9
MUL2:*2,*4,*6	R2:t2,t4,t5
ADD1:+1,+2,+3	R3:t7,t8
SUB1:-1	

表2のバインディング結果からRTLを合成すると 図 10 のようになる.



図 10. RTL 回路(平衡再収斂構造削減)



図 11. レジスタ関連グラフ(平衡再収斂構造削減)

図 10 から,平衡再収斂構造を抽出する. 各レジス タの出力方向から演算器を通過して接続されるレジ スタは以下のようになる.

$R1 \rightarrow R1, R2$	(9)
$R2 \rightarrow R2$	(10)
R3→R3	(11)

式(7)と式(11)を比較すると, R2 から R1 への経路が 削減されていることがわかる.式(9)~(11)からレジ スタ関連グラフを生成すると図 11 となる.

図 11 から平衡再収斂構造を抽出すると

{R1A,R1c,1,2},{R1B,R1D,1,2}

となり、1段2重再収斂構造が2つ構成されている ことがわかる.LEAでは1段2重再収斂構造が8つ、 2段4重再収斂構造が4つ構成されていたので、平 衡再収斂削減指向バインディングを行うことにより、 平衡再収斂構造数を削減することができた.

5. 実験結果

本論文では複数の回路に対してそれぞれ LEA を 用いたバインディングと平衡再収斂削減指向バイン ディングを行い,生成された回路に対して Synopsos 社による ATPG ツール TetraMax を用いて実験を行 った.表3はその実験結果である.

表 3. 実験結果

回路名	手法	故障検出率(%)	故障検出効率(%)	ATPG時間(s)
av/00	LEA	99.98	99.98	100.85
exuu	提案手法	99.03	99.03	1444.31
01	LEA	99.89	99.89	157.34
exUI	提案手法	99.59	99.59	1064.53

表3より,平衡再収斂削減指向バインディングを 用いることにより LEA よりも平衡再収斂構造数が 削減できたが,故障検出率はLEA が上回った.これ は,今回は小規模回路で実験を行ったため,平衡再 収斂構造を削減してもテスト容易性にあまり関係が なく,逆に割当てを変更したことでレジスタを任意 の値に制御することが困難になったためと思われる. 大規模回路で実験をすることで平衡再収斂構造削減 の効果を得ることができ,テストが容易になると思 われる.

6. おわりに

本論文では、平衡再収斂構造削減バインディング の実装を検討し、テスト容易性の評価を行った. 今 後の予定として、大規模回路での実装、ループ削減 や順序深度削減などの他のテスト容易化バインディ ング法との比較・検証などが挙げられる.

参考文献

 Verilog Language Reference Manual, IEEE, 2001.

[2] VHDL Language Reference Manual, IEEE, 1987.

[3] 藤原秀雄: ディジタルシステムの設計とテスト, 工学図書株式会社, 2004.

[4] Daniel D. Gajski, Nikil D. Dutt, Allen CH Wu, and Steve Y-L Lin: HIGH-LEVEL SYNTHESIS Introduction to Chip and System Design, Kluwer Academic Publisher, 1992.

[5] Tien-Chien Lee, Wayne H. Wolf, Niraj K. Jha, John M. Acken: Behavioral Synthesis for Easy Testability in Data Path Allocation, Int. Conf. Computer Design, 1992.

[6] TAKASAKI Tomoya ,INOUE Tomoo, FUJIWA RA Hideo : A Binding Method in High-Level Synthesis for Testable Data Paths Based on Acyclic Partial Scan Design,IEICE, 2000.

[7]Toshinori Hosokawa, Toshihiro Hiraoka, Mitsu yasu Ohta,: A Testability Evaluation of Balanced Reconvergence Structures Based on Partial Scan Design, Information Processing Society of Japan, 1999.