マルチサイクルキャプチャテスト生成における低消費電力要因解析

日大生産工(院) 〇山崎 紘史 日大生産工(院) 西間木 淳 日大生産工 細川 利典 京都産大 吉村 正義

1. はじめに

近年の半導体微細化技術の進歩に伴って,大規模集 積回路(Very Large Scale Integrated circuits: VLSI)が 大規模化・高速化し,テスト実行時における消費電力 の増大が問題となっている.テスト時の過度な消費電 力は IR ドロップを発生させ,回路内に遅延を引き起こ すことで良品を不良品と判断する誤テストを行う可能 性がある.また,消費電力による発熱で回路を破壊す る可能性も考えられる.これらの現象により,テスト 時の消費電力増加は歩留まり損失の原因の一つとして 考えられる.したがって,歩留まり損失を抑制するた めにテスト時の消費電力を削減することが重要である.

VLSI のテスト方法として広く普及しているスキャ ンテスト[1]では、テスト時特有の消費電力としてスキ ャンチェインへのテストデータの印加を行うシフト動 作時に発生するシフト電力[2]と、テスト応答のフリッ プフロップ(Flip-Flop:FF)への格納を行うキャプチャ 動作時に発生するキャプチャ電力[2]が挙げられる.シ フト動作時には最長スキャンパス長分のクロックパル スが必要となるため,シフト電力の影響は温度上昇と いう形で現れ、VLSIを高熱で破壊する可能性がある. 一方,キャプチャ動作時には FF の遷移が同じタイミ ングで発生し,回路内の多くの信号線が遷移するため, キャプチャ電力の影響は IR ドロップによる回路内の 遅延増加という形で現れ, 誤テストを行う可能性があ る.本論文では、フルスキャン設計[1]が施された順序 回路の遷移故障モデルを対象とするテスト生成におい て,キャプチャ電力の削減を試みる.

遷移故障のテスト方法として,2パターンテストが 提案されている[2].また2パターンテストを用いた実 速度スキャンテスト法として,スキュードロード方式 [3][4]とブロードサイド方式[5]が提案されている.本 論文ではブロードサイド方式を用いる.キャプチャ時 高消費電力の原因として,VLSIの機能動作を考慮せず 構造的なテスト生成を行っていることが考えられる. フルスキャン設計が施された回路において,一般的な 自動テスト生成(Automatic Test Pattern Generation: ATPG)は機能動作を考慮せずテスト生成の容易性を優 先してテスト生成を行う.そのため,生成されたテス トパターンのスキャン FF の状態が機能動作では起こ りえない状態となり,回路内の多くの信号線に遷移を 発生させている可能性がある.

一方,文献[6]においてブロードサイドテスト用のテストパターンに対してマルチサイクル間(5サイクル以上)キャプチャ動作を実行することでキャプチャ電力が減少することが報告されている. また,k(≧2)時間展開モデルを利用してテスト不可能な遷移故障を判定するための手法としてマルチサイクルキャプチャテスト生成が文献[7]で提案されている. 本論文では,文献[6]で報告されているキャプチャ動 作をマルチサイクル間実行することによるキャプチャ 電力の減少に着目し、マルチサイクルキャプチャテス ト生成を用いて、k(≧2)サイクル間キャプチャ動作を 行って最終時刻で遷移故障を励起・検出し、 k-1時刻 におけるスキャン FF と外部入力(Primary Inputs: PI)の 値をテストパターンとすることで、キャプチャ電力の 抑制を目的としたブロードサイド方式の遷移故障テス ト生成法を提案し評価を行う.

また、従来のブロードサイド方式のテスト生成では、 機能動作で遷移しない状態に FF を設定してテスト生 成を行っている可能性がある.この状態を無効状態と いう.一方、提案手法では、たとえ1時刻目が無効状 態であったとしてもキャプチャ動作をマルチサイクル 間実行することで、FF の状態が機能動作で遷移する状 態、すなわち有効状態へと遷移する可能性がある.そ のため、本論文では低消費電力設計された回路に対し てテスト生成を行い、生成されたテスト集合を有効状 態と無効状態に分類し、それぞれのキャプチャ時消費 電力の解析を行った.

2 章でマルチサイクルキャプチャ動作と WSA について、3 章で提案手法であるキャプチャ消費電力削減のためのマルチサイクルキャプチャテスト生成を提案し、4 章で実験結果について考察し、5 章で結論と今後の課題について述べる.

2. マルチサイクルキャプチャ動作と WSA

文献[6]において, ブロードサイドテスト用のテスト パターンに対してマルチサイクル間キャプチャ動作を 実行することで, キャプチャ時消費電力が減少するこ とが報告されている.本章では予備実験として, ATPG で生成したテスパターンに対して, キャプチャ動作を 50 サイクル間動作させた時のキャプチャ時消費電力 を評価する.また,本論文ではキャプチャ時消費電力 の評価には重み付き信号遷移(Weighted Switching Activity: WSA)[8]を利用する.2.1節で予備実験内容に ついて説明し,2.2節で予備実験結果を示す.



An Analysis of Low Power Dissipation using Multi Cycle Capture Test Generation

Hiroshi YAMAZAKI, Jun NISHIMAKI, Toshinori HOSOKAWA, and Masayoshi YOSHIMURA



ブロードサイドテストパターンとして利用

2.1. 予備実験

本章では、文献[6]で報告されている内容を確認する ために、予備実験としてマルチサイクル間のキャプチ ャ動作とキャプチャ時消費電力の関係について解析し た.ブロードサイドテストではシフト動作によりテス トパターンを印加した後、キャプチャ動作を2サイク ル間実行するが、本予備実験ではシフト動作によるテ ストパターンを印加後、キャプチャ動作を50サイクル 間実行させ、各サイクルにおける WSA を解析する. 外部入力の値は1サイクル目のキャプチャでは ATPG で生成したテストパターンを印加し、2サイクル目以 降はランダムパターンを印加する.

2.2. 予備実験結果

本章では予備実験結果について説明する.図1に s15850に対して50サイクル間キャプチャ動作を行っ た際のWSAの推移を示す.図1において縦軸はWSA, 横軸はキャプチャサイクル数を示す.テスト集合は Synopsys社の TetraMAX ATPGで生成したテスト集合 である.故障モデルは遷移故障を対象とした.テスト パターン数は20パターンである.

図 1 の結果より、多くのテストパターンにおいて、 1 サイクル目のキャプチャ動作時の WSA が一番高い 結果となった.また、多くのテストパターンにおいて、 5 サイクル以上キャプチャ動作を行うと WSA が激的 に減少し、WSA の変化が小さくなることが確認できた. 他の回路においても同様の結果が得られた.

本論文ではこの結果に着目し、テスト生成時にマル チサイクルキャプチャテストのための k 時間展開モデ ルを応用した低消費電力指向テスト生成法を提案する.

3. キャプチャ消費電力削減のためのマルチサ

イクルキャプチャテスト生成

本章では、提案手法であるマルチサイクルキャプチ ャテスト生成モデルを用いた低消費電力指向テスト生 成について説明する.提案手法ではテスト対象回路に 対して、k時間展開したテスト生成モデルを用いてテ スト生成を行う.また提案手法はフルスキャン設計さ れた回路を対象とする.また、本手法で生成したテス ト集合に対するテストは、ブロードサイドテストを対 象とする.3.1節で提案手法のテスト生成法について説 朗し、3.2節で提案手法のアルゴリズムについて説 明する.

3.1. キャプチャ消費電力削減のためのマルチサイク ルキャプチャテスト生成モデル

マルチサイクルキャプチャテスト生成モデルにお ける k 時間展開モデルは,1 時刻目の FF の出力を擬似 外部入力とし、k 時刻目の FF のデータ入力を擬似外部 出力として、k 時間分順序回路を時間展開した回路モ デルである.また本論文で提案するキャプチャ消費電 力削減のためのマルチサイクルキャプチャテスト生成 モデルでは、時刻 k-1 と k のみをテストに用いる. モ のしため、時刻 $1 \sim k-2$ の回路においては外部入力の値 常に同じである必要はなく、異なる外部入力値を制 可能なモデルとする.また、1 時刻目から k-1 時刻目 の組合せ回路部に関しては、故障は設定しない.一方、 時刻 k-1、時刻 k においては遷移故障を設定する.ま た、時刻 k-1、時刻 k においては遷移故障のテストに 用いるモデルであるため、FF のクロックに同期して外 部入力値を変化させることは困難であるので同じ値が 入力されるモデルにする.

図 2 に信号線 f の立上り遷移故障に対する,5 時間 展開モデル(k=5)の場合の提案手法のテスト生成モデ ルの例を示す.図2において、1時刻目のFFである FF11, FF21, FF31の3個のFFは可制御である. また 最終時刻+1のFFであるFF16,FF26,FF36の3つの FF は可観測である. また, $PI_1 \sim PI_4$ の各外部入力も可 制御であり、4時刻目と5時刻目の外部入力である PI4 のみ同一の値が入力される. また4時刻目の組合せ回 路部には、信号線fに立上り遷移故障の初期値である 0 を割当てる.5 時刻目の組合せ回路部には,信号線 f に立上り遷移故障の故障値である 1/0 を割当てる.1 時刻目から3時刻目の組合せ回路部に関しては,故障 は設定しない. テスト生成後, PI₄と FF1₄, FF2₄, FF3₄ に割当てられた値をブロードサイド用のテストパター ンとして保存する. このようなテスト生成モデルを用 いることで、キャプチャ動作を複数サイクル間実行し た後の FF の状態をテストパターンとするため、キャ プチャ電力が抑制されたテストパターンが得られるこ とが期待できる.

3.2. キャプチャ消費電力削減のためのマルチサイク

ルキャプチャテスト生成アルゴリズム

本章では、提案手法であるマルチサイクルキャプチ ャテスト生成モデルを用いた低消費電力指向テスト生 成のアルゴリズムを示す.図3に提案手法の全体アル ゴリズムを示す.

回路 C と時間展開数 k, 高消費電力テストパターン を判定するための WSA 閾値 th を入力とする.まず高 消費電力テスト集合 HPT と低消費電力テスト集合 LPT を Φに初期化する(行 4, 行 5).次にテスト生成の対象 となる全ての遷移故障を算出し故障集合 F に代入する (行 6).行 6 で算出した F と C を基に,ブロードサイ ドモデルでテスト生成を行い,テスト集合 T を算出す る(7 行).T に対してブロードサイドモデルで故障シミ

図 2. キャプチャ消費電力削減のためのマルチサイクルキャプチャテスト生成モデル例(k=5)

1. Procedure low_power_multi_	cycle_test_generation(C, k, th);											
2. C: circuit, k: time_expans	ion , th : wsa_threshold											
3. {												
4. $HPT = \Phi;$												
5. $LPT = \Phi;$												
6. $F = \text{collect}_all_fault(C)$);											
7. T = broadside_test_ge	neration(C,F);											
8. D = broadside_fault_si	$D = broadside_fault_simulation(C, T);$											
9. $XT = x_{identification}(0)$	$XT = x_{identification}(C, D, T);$											
10. FT = low_power_x_filli	ng(<i>C</i> , <i>XT</i>);											
11. for each test pattern ft_i	in <i>FT</i> {											
12. wsa; = calc_ws	$a(C, ft_i);$											
13. if(wsa _i > th){												
14. <i>HPT</i> = <i>H</i>	$PT \cup ft_i;$											
15. }												
16. else{												
17. <i>LPT</i> = <i>LF</i>	$PT \cup ft_i;$											
18. }												
19. }												
20. <i>HPF</i> = broadside_fault	_simulation(C, HPT, F);											
21. <i>LPF</i> = broadside_fault_	_simulation(C, LPT, F);											
22. <i>HPF</i> = <i>HPF</i> - <i>LPF</i> ;												
23. for each fault <i>hpf</i> _i in <i>H</i>	PF {											
24. $mt_i = multi_cycl$	e_capture_test_generation(C, k, hpf _i);											
$25. LPT = LPT \cup I$	nt_i ;											
26. <i>DM</i> = broadside	e_fault_simulation(C, mt _i , HPF);											
27. <i>HPF</i> = <i>HPF</i> - <i>D</i>	М;											
28. }												
29. return (<i>LPT</i>);												
30.}												

図 3. マルチサイクルキャプチャを用いた低消費電 力指向テスト生成アルゴリズム

ュレーションを実行し,検出故障集合 Dを算出する(行 8). T に対してドントケア判定[9]を実行し、ドントケ アを含むテスト集合 XT を生成する(行 9). XT に対して キャプチャ時消費電力を低減するドントケア割当て [10]を実行し、テスト集合 FT を生成する(行 10). FT に含まれる各テストパターン ftiに対して行 12 から行 19 の処理を適用する. ft_iに対して WSA を算出し wsa_i を求める(行 12). wsa; が th より大きいか否かを判定す る(行 13). もし wsai が th より大きければ fti を HPT に 加え, HPT を更新する(行 14). それ以外の場合は, ft_i を LPT に加え, LPT を更新する (行 17). HPT に対し てブロードサイドモデルで故障シミュレーションを実 行し,検出故障 HPF を算出する(行 20). LPT に対して ブロードサイドモデルで故障シミュレーションを実行 し,検出故障 LPF を算出する(行 21). HPF から LPF の差集合をとり, HPT でしか検出できないアンセーフ 故障集合 HPF を更新する(行 22). HPF に含まれる各故 障 hpfiに対して行 24 から行 28 の処理を適用する(行 23). hpfiに対して時間展開数 k でマルチサイクルキャ プチャテスト生成モデルを用いた低消費電力指向テス ト生成を行い, テストパターン mt_iを生成する(行 24). *mt_iを LPT* に加え, *LPT* を更新する(行 25). *mt_i*に対し てブロードサイドモデルで故障シミュレーションを実 行し,検出故障集合 DM を算出する(行 26). HPF から DM の差集合をとり、HPF を更新する(行 27). テスト 集合 LPT を返す(行 29).

4. 実験

本章では,提案したキャプチャ消費電力削減のため のマルチサイクルキャプチャテスト生成法の実験結果 と考察を示す.4.1節で ISCAS'89 ベンチマーク回路に 対する実験結果を示し,4.2節で低消費電力設計が施 された回路に対する提案手法の実験結果を示す.

4.1. 実験結果

本章では ISCAS'89 ベンチマーク回路に対する実験 結果を示す. 故障モデルは遷移故障である. 時間展開 数 k は 2,5,10,15,20 で実験を行っている. k=2 は従来の ブロードサイド方式のテスト生成と同一である.

表1に図3の行22までの処理を適用した,初期テ スト生成結果を示す.表1において,「閾値割合」は高 消費電力テストパターンを判定するための閾値WSA を計算するための割合を示す. 閾値割合は最高WSA の70%を用いた.「WSA 閾値」は高WSAの閾値を示 し,生成されたテスト集合の最高WSAの70%から算 出した.「アンセーフパターン数」はWSA 閾値を超え たテストパターン数,「アンセーフ故障数」はアンセー フパターンでのみ検出可能な故障数を示す.

表 2 に表 1 のアンセーフ故障を対象に,図 3 の行 23 から 30 までの処理を適用した結果を示す.表 2 におい て「テスト不可能故障判定数」は k 時間展開テスト生 成モデルにおいてテスト不可能と判定された故障数を 示す.また、「k=2」、「k=5」、「k=10」、「k=15」、「k=20」 は提案手法の時間展開数を示す.「 lp_tmax 」は図 3 の 24 行目の処理を、キャプチャ時消費電力を考慮した TetraMAX ATPG で実行したものである. TetraMAX ATPG の打ち切り制限はバックトラック数 100 億回に 設定した.図 3 より、k=2 と lp_tmax では、ほとんど の故障がアンセーフ故障と判定された.s13207 と s38417 においては、 lp_tmax で打ち切り故障が存在し た.また、提案手法では時間展開数 k を増やすほどア ンセーフ故障数が減少する傾向がある.

表3に表2におけるテストパターン数を示す.「セ ーフパターン数」はWSA 閾値以内のテストパターン 数を示す.ほとんどの回路において提案手法における テストパターン数は,時間展開数kを変更しても大き く増減しないことがわかる.しかしながら,s38417に おいては時間展開数kを増やすごとにテストパターン 数が増加していく傾向が確認できた.

4.2. 低消費電力設計回路に対する実験結果

従来のブロードサイド方式のテスト生成では,FFを 無効状態に設定してテスト生成を行っている可能性が ある.一方,提案手法では,1時刻目でたとえ無効状 態であったとしても,キャプチャ動作をマルチサイク ル間実行することで,有効状態へと遷移する可能性が ある.しかしながら,低消費電力設計が施されていな の信号線に遷移が発生する可能性が考えられる.本章 では,低消費電力設計を施した回路を設計し,低消費 電力設計回路に対して提案手法の有効性を検証した.

表4に設計した低消費電力設計を施した回路に対し て,提案手法(k=2,5,10,15,20)でテスト生成を行った結 果を示す.ここでk=2は従来のブロードサイド方式の テスト生成と同一である.また本実験は、回路内の全 ての遷移故障を対象に、図3の24行目の処理を適用し た.表4において,ex01回路は無効状態時の次状態の 定義を行っていない,ex02回路は無効状態時の次状態 を無効状態となるように設計した回路である.また ex2回路は6サイクル動作すると,無効状態から有効 状態へと状態遷移をする回路である.表4において, 「有効状態数」はコントローラの動作で定義されてい る状態数,「無効状態数」はコントローラの動作で定義 されてない状態数,「無効状態テストパターン数」は生成されたテストパターンで無効状態だったテストパターン数を示す.表4より,k=10以上でテスト生成を行うと無効状態のテストパターンが生成されないことが確認できた.表5に,表1のテスト集合に対するWSAを示す.表5において、「有効状態パターン」は提案手法で生成されたテスト集合のうち有効状態であるテストパターン、「無効状態パターン」は提案手法で生成されたテスト集合のうち無効状態であるテストパターンを示す.表5より、低消費電力設計が施された回路において、無効状態の方が有効状態より最高WSA、最小WSA、平均WSAが高いことが確認できた.

5.まとめ

本論文では、マルチサイクルキャプチャテスト生成 用いたキャプチャ電力削減のためのテスト生成法を提 案した.提案手法により、アンセーフ故障数の削減が できた.また、時間展開数 kを増加するほどアンセー フ故障数が減少する傾向があることが確認できた.低 消費電力設計が施された回路に対して、時間展開数 k=10 以上にすることで無効状態を含まないテスト集 合が生成可能であることが確認できた.また、低消費 電力設計が施された回路では無効状態のほうが有効状 態より WSA が高いことが確認できた. 今後の課題と して、アンセーフ故障数のさらなる削減や、テストパ ターン数の削減が挙げられる.

文献

[1] H. Fujiwara, "Logic Testing and Design for Testability," The MIT

Press, (1985) pp298.

- [2] A.Krstic, and K-T Cheng, "Delay Fault Testing for VLSI Circuits," Kluwer Academic Publishers, 1998.
- J.Savir. "Skewd-Load Transition Test: Part 1:, Calculus." Proceedings of IEEE International Test Conference, pp705-713, 1992
- [4] J.Savir. "Skewd-Load Transition Test: Part 2:, Calculus. "Proceedings of IEEE International Test Conference, pp714-722, 1992
- [5] Xiao Liu and Michael S. Hsiao "Constrained ATPG for Broadside Transition Testing" Department of Electrical & Computer Engineering, Virginia Tech, Blacksburg, VA 24061.
- [6] E. K. Moghaddam, J. Rajski, S. M. Reddy, M. Kassab, "At-Speed Scan Test with Low Switching Activity," IEEE VLSI Test Symposium, pp177-182, 2010.
- [7] Masayoshi YOSHIMURA, Hiroshi OGAWA, Toshinori HOSOKAWA and Koji YAMAZAKI, "Evaluation of Transition Untestable Faults Using a Multi-Cycle Capture Test Generation Method," IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems, pp273-276, 2010.
- [8] Sying-Jyan Wang, Kuo-Lin Fu, Katherine Shu-Min Li, "Low Peak Power ATPG for n-Detection Test", p1, 1999.
- [9] K. Miyase, K. Noda, H. Ito, K. Hatayama, T. Aikyo, Y. Yamato, H. Furukawa, X. Wen and S. Kajihara, "Effective IR-Drop Reduction in At-Speed Scan Testing Using Distribution-Controlling X-Identification," IEEE/ACM International Conference on Computer-Aided Design, pp. 52-58, 2008.
- [10] Xiaoqing Wen, Kohei Miyase, Seiji Kajihara, Tatsuya Suzuki, Yuta Yamato, Patrick Girard, Yuji Ohsumi, Laung-Terng Wang, "A Novel Scheme to Reduce Power Supply Noise for High-Quality At-Speed Scan Testing," International Test Conference, Paper 25.1, 2007.

	表 1. 初期テスト生成結果														
回路名	閾値割合	対象故障数	検出故障数	テスト不可能故障数	打ち切り故障数	テストパターン数	WSA閾値	アンセーフパターン数	アンセーフ故障数						
s5378	70%	10590	6546	4044	0	223	1111	12	156						
s9234	70%	18468	13813	4655	0	581	1759	71	519						
s13207	70%	26358	19261	7097	0	627	1919	52	372						
s15850	70%	31694	20009	11685	0	498	2252	8	120						
s35932	70%	71224	49278	21946	0	113	8740	22	4922						
s38417	70%	76678	73736	2942	0	1307	8222	46	2688						
c38584	70%	76864	50138	26726	0	1820	4499	13	1448						

表 2. 再テスト生成後のアンセーフ故障数

回路名 閾	関値割合	対象故障数 ·	対象故障数 アンセーフ故障数						テン	スト不可能	故障判定	数		打ち切り故障数						
	희변히며		k=2	k=5	k=10	k=15	k=20	lp_tmax	k=2	k=5	k=10	k=15	k=20	lp_tmax	k=2	k=5	k=10	k=15	k=20	lp_tmax
s5378	70%	156	156	61	51	64	58	156	0	29	47	56	56	0	0	0	0	0	0	0
s9234	70%	519	516	93	58	40	56	482	0	296	297	297	298	0	0	0	0	0	0	0
s13207	70%	372	372	257	107	110	119	372	0	39	140	140	140	0	0	0	0	0	0	0
s15850	70%	120	119	27	15	18	0	117	0	19	25	25	26	0	0	0	0	0	0	0
s35932	70%	4922	4922	4363	2962	2460	2218	4922	0	0	0	0	0	0	0	0	0	0	0	0
s38417	70%	2688	2688	1094	385	139	226	2688	0	36	38	38	38	0	0	0	0	0	0	4
s38584	70%	1448	1448	804	747	725	645	1448	0	31	31	31	31	0	0	0	0	0	0	0

表 3. 再テスト生成後のテストパターン数

同敗夕	関値割ム	対象故障数 -	カ テストパターン数								セーフパ	ターン数			アンセーフパターン数					
	희변히며		k=2	k=5	k=10	k=15	k=20	lp_tmax	k=2	k=5	k=10	k=15	k=20	lp_tmax	k=2	k=5	k=10	k=15	k=20	lp_tmax
s5378	70%	156	32	39	33	25	28	32	0	13	11	8	9	0	32	26	22	17	19	32
s9234	70%	519	129	62	63	69	66	128	1	37	43	47	44	6	128	25	20	22	22	122
s13207	70%	372	95	117	96	99	94	102	0	13	41	44	43	0	95	104	55	55	51	102
s15850	70%	120	17	24	20	20	20	22	1	16	16	14	19	1	16	8	4	6	1	21
s35932	70%	4922	71	67	50	53	49	48	0	2	10	14	11	0	71	65	40	39	38	48
s38417	70%	2688	168	221	276	299	316	161	0	23	119	139	199	0	168	198	157	160	117	161
s38584	70%	1448	122	134	125	133	143	72	0	66	83	91	95	0	122	68	42	42	48	72

表 4. 低消費電力設計回路に対する無効状態テストパターン数

回路名	対象故障数	有効状態数	無効状態数		デ	ストパターン	数	無効状態テストパターン数						
				k=2	k=5	k=10	k=15	k=20	k=2	k=5	k=10	k=15	k=20	
ex01	14434	17	15	508	518	505	479	463	168	0	0	0	0	
ex02	14588	17	15	506	502	509	502	467	87	57	0	0	0	

表 5. 低消費電力設計回路の WSA

回路名	ティレッターン・タイプ			最高WSA					最小WSA	١		平均WSA					
	72679-2912	k=2	k=5	k=10	k=15	k=20	k=2	k=5	k=10	k=15	k=20	k=2	k=5	k=10	k=15	k=20	
ex01	有効状態パターン	3499	3370	3553	3457	3221	229	178	200	223	205	1618	1604	1571	1585	1585	
	無効状態パターン	3840	-	-	-	-	1675	-	-	-	-	2737	-	-	-	-	
ex02	有効状態パターン	3546	3403	3330	3325	3446	206	212	216	231	228	1591	1608	1568	1604	1617	
	無効状態パターン	3710	3729	-	-	-	1180	2106	-	-	-	2835	2916	-	-	-	