所属索引
き
BASTにおけるテストデータ量削減のためのインバータブロック構成法
FPGAを用いたAES暗号回路におけるトロイ設計の実装評価
ドントケア抽出とテスト圧縮技術を用いたブロードサイドテストパターン数削減のための制御ポイント挿入法
テスト生成アルゴリズムにおける検出困難故障の評価
独立故障グラフを用いたテストパターン数下界の評価
自己組織化マップを用いたテストパターンの消費電力特性の評価
SATを用いた低消費電力指向ドントケア割当て法
故障活性化率向上のためのドントケア割当ての評価
静的学習における並列含意操作グループ化評価
マルチサイクルキャプチャテスト生成を用いた低消費電力指向テスト生成