SATを用いた検出困難故障に対する テスト生成・冗長故障判定の高速化

日大生産工(院)	○秋山	祐介	日大生産工	細川	利典
明大	山崎	浩二	九大	吉村	正義

1 はじめに

近年,LSIの大規模化・複雑化が進み,現実的 な時間で100%の故障検出効率を得るテストパ ターンを生成することが困難となっている.

テスト生成中, バックトラックの制限値を設 定し、その制限値内でテストパターンが生成で きない検出困難故障に対しては、テストパター ンの生成を途中で打ち切っている.しかしなが ら、このような打切り故障は冗長故障であるこ とが多い. したがって、テスト生成前に回路中 の冗長故障を判定し、それらの故障をテスト生 成の対象から除いておくことで, テスト生成時 間の削減が期待できる.文献[1]で提案されてい る冗長故障判定アルゴリズムは故障の励起と外 部出力までの伝搬操作を基本のアルゴリズムと している. そのため, 励起や含意で割り当てた 信号値の組み合わせが正当化できないものであ ってもその判断ができない. したがって, 実際 には冗長故障でありながらテスト生成の対象と 判定してしまうことがある. この問題を解決す るためには、冗長故障の判定に未正当化信号線 の信号値の組み合わせが正当化可能であるか否 かを判定する必要がある.

一方,近年ではSAT-solverの処理速度の高速 化に伴い,回路の等価性検証やテスト生成技術 など論理関数を処理する分野で,SAT(充足可 能性問題)を利用した手法が提案されている [2][3][4].

よって、本稿ではSATを利用することで高速 な正当化可能判定が実現できることに着目し、 文献[1]の冗長故障判定手法に、SATに基づく 正当化処理を組み込んだ手法を提案する.本手 法 は 少 な い バ ック ト ラ ック 制 限 値 の ATPG(Automatic Test Pattern Generation: 自動テストパターン生成)で打切り故障と判定 された検出困難故障を対象とした冗長故障判定 能力に優れたテスト生成方法である.



(定義1:検出困難故障)

テスト生成が困難なため、定めた一定のバッ クトラック制限内ではテスト生成が不可能なた め打切りと判定された故障を検出困難故障とい う.

2 冗長故障判定アルゴリズム

現在, FFR (fan-out free-region) や再収斂 ブロックと呼ばれる単一出力回路ブロック内で 判定した故障の情報を共用することにより,比 較的効率良く高速に冗長故障を判定するREDI [1] と呼ばれるアルゴリズムが提案されてい る.これらの基本アルゴリズムは,単一故障伝 搬経路の活性化に基づくテスト生成アルゴリズ ムSPOP[5]の故障伝搬処理に基づいたもので ある.

2.1 基本アルゴリズム

組合せ回路は, FFR (fan-out free-region) や再収斂ブロックと呼ばれる単一出力の回路ブ ロックに分割できる.図1に回路をFFR分割し た例を示す.

図1の三角形で囲まれた部分がFFRである. FFR内には、どの入力からも出力に対してただ 1つの部分経路(partial path)が存在する.そ のため、FFRの接続によって、回路中の全ての 経路が得られる.REDIは、この部分経路の活 性化と、含意操作によって冗長故障を判定する. 以下にREDIの基本アルゴリズムを示す.

On the Acceleration of Test Generation and Redundant fault Identification for Hard-to-Detect faults Using Satisfiability Yusuke AKIYAMA, Toshinori HOSOKAWA, Koji YAMAZAKI and Masayoshi YOSHIMURA



(step1)

対象となる全故障に対して冗長判定が行われた たか判断する.まだ未処理の故障がある場合は 故障をひとつ取り出す.その故障を励起して step2へ進む.未処理の故障がない場合は処理を 終了する.

(step2)

故障の伝搬,含意操作を行うことで,step1 で取り出した故障が,ブロック出力まで経路を 活性化できるか判定する.活性化可能な場合は step3へ進む.活性化不可能な場合はバックトラ ックをして別の経路を探索するが,バックトラ ック制限値を超えた場合,または全経路で活性 化が不可能な場合,対象としている故障は冗長 故障と判定する.

(step3)

経路が外部出力に到達しているならば,対象 とした故障は冗長故障ではないと判定して step1へ進む.また,分岐先まで未到達の場合は 分岐先のブロックを選択してstep2へ.

テストパターンを生成するには、故障箇所か ら外部出力までの経路を少なくとも1つ活性化 することが必要である.したがって、故障箇所 から外部出力まで活性化される経路が1本もな ければ、その故障は冗長故障だと判定できる.

一方,再収斂ブロックとは,一度分岐して形 成されたFFRブロックが,再び1つの信号線に収 斂するような回路構造を1つのブロックとした ものである.図2に再収斂ブロック分割の例を示 す.複数の故障をブロック単位で処理すること によって冗長故障判定は高速化され,そのグル ープ内に含む故障が多い方が学習できる情報が 多くなり,効果的であると報告されている [1][6].回路を再収斂ブロックに分割すること で,ブロック内に含む信号線数はFFRのそれよ りも多くなる.よって,回路を再収斂ブロック 分割することで,FFR分割に比べてより効果的 な処理が可能である[6].

2.2 経路活性化の効率化技法

故障箇所から外部出力へ故障を伝搬するため には、多くの部分経路を活性化しなければなら ない、そのため、効率的に経路活性化を行う必 要がある、以下に経路活性化の効率化技法[1] を記す、

(1) ブロッケージ学習

ブロック内の故障の影響を外部出力へ伝搬する ための信号線への値の割り当てを学習する.

(2) 動的経路順序付け

・分岐先のブロック内で冗長故障が判定された 場合,そのブロックへの分岐先信号線の選択順 位を最下位に変更する.

・故障箇所から外部出力までの活性化が成功した場合,通ってきたブロックへの分岐先信号線の選択順位を最上位に変更する.

(3) 故障のグループ化

・上記の(1), (2)の処理で得られた故障の解析 データをブロック内で共有する.

・ブロック内で冗長故障が判定された場合,ブ ロック内の同様に冗長故障とみなせる故障は冗 長故障と判定する.

2.3 従来手法の問題点

REDIでは、活性化経路が外部出力に到達し たとき処理を終了する.REDIでは正当化操作 を用いていないため、実際に故障の励起や含意 操作で割り当てた信号値の組合せが正当化不可 能であっても冗長故障ではないと判定されてし まう.したがって、本手法では従来の手法に対 してSATを用いた正当化可能判定処理を追加す ることで、より精度の高い冗長故障の判定を行 う.

3 SAT に基づく正当化処理を用いた冗長故障 判定

SAT と は 和 積 標 準 形 論 理 式 (CNF: Conjunctive Normal Form) が与えられたとき に、それに含まれる全ての変数の値に1(真)ま たは0(偽)を定めることで、全体の値を真にで きる割り当てが存在するか否かを判定する問題 である.

SATはCNFを入力として問題を解決するため,提案手法では論理回路をCNFに変換する必要がある.そこで3.1で論理回路のCNF変換について述べ,3.2で全体のアルゴリズムを示す.

3.1 **論理回路のCNF変換**

表1に各論理ゲートのCNF変換規則を示す. 各論理ゲートは表1の規則に従いCNFに変換す る. それぞれの括弧でくくられた論理和式を節 といい,節を論理積した式が各ゲートのCNFで ある.例として2入力(X,Y)1出力(Z)のAND ゲートを考える.全体の値が真になるのは(X, Y,Z) = (0,0,0),(0,1,0),(1,0,0), (1,1,1)の4通りだけである.これにより,CNF が実際の論理ゲートの動作を表現していること がわかる.

回路全体のCNFは各論理ゲートのCNFを論理 積することで表現でき,信号線に値を割り当て

表1. 論理ゲートのCNF変換規則

ゲートタイプ	入力	出力	CNF
AND	ХΥ	Z	$(\neg Z+X)\cdot (\neg Z+Y)\cdot (\neg X+\neg Y+Z)$
OR	ХΥ	Z	$(Z+\neg X)\cdot(Z+\neg Y)\cdot(X+Y+\neg Z)$
NAND	ХΥ	Z	$(Z+X)\cdot(Z+Y)\cdot(\neg X+\neg Y+\neg Z)$
NOR	ХΥ	Z	$(\neg Z + \neg X) \cdot (\neg Z + \neg Y) \cdot (X + Y + Z)$
NOT	Х	Y	(X+Y)•(¬X+¬Y)

る処理では、節のどれかひとつでも偽であった 時点で、その割当の組み合わせでは正当化が不 可能であることがわかる.したがって、効率的 に早期に矛盾を発見でき、高速な正当化可能判 定処理が可能である.

3.2 全体アルゴリズム

図3に全体のアルゴリズムを示す.

(step1)

少ないバックトラック制限値でATPGを実行 する.この際に得られたテストパターン集合を 保存し,打切り故障を冗長故障判定対象故障リ ストとして保存する.

(step2)

回路全体のCNFを生成する.回路全体のCNF は回路中のすべてのゲートを対象として,表1 の規則に従ってCNFに変換し,それらを論理積 でひとつのCNFにしたものである.

(step3)

全信号線に対して静的学習を行う.静的学習 は各信号線に値が割り当てられた際の,含意関 係を信号線ごとに記憶しておく処理である. (step4)

step1で打切り故障だと判定された故障に対して冗長故障判定を行う. 冗長故障判定を行った結果,非冗長だと判定された故障のテストパターンは,故障の影響が外部出力に伝搬した時点での正当化可能判定で決定された外部入力の値から得られるため,それらをstep1で得たテストパターン集合に追加する.

冗長故障判定の詳細なアルゴリズムは3.3に 記す.

3.3 冗長故障判定アルゴリズム

図4に冗長故障判定処理のアルゴリズムを示す. (step1)

すべての対象故障に対して判定を行ったら処 理を終了する.未判定の故障が存在するときは 故障を1つ選択してstep2へ進む.

(step2)

step1で取り出した故障を励起するために、故障を活性化するために必要な制約となるCNFを制約CNFとして初期化・保存する.

(step3)

分割ブロックの出力まで故障の影響を伝搬する.含意操作を行い、割り当てた値が矛盾しなければstep4へ進む.その際、活性化経路上のゲートの経路外入力に割当てた非制御値と含意操作で割当てた値を制約CNFとして、制約CNFとする.含意操作で値の衝突が生じた場合はstep5へ進む.

(step4)

全体アルゴリズムのstep2で生成した回路全体のCNFとstep3で生成した制約CNFを論理積で1つのCNFにする.結合したCNFを入力として充足可能性問題を解き,正当化可能判定を行う.正当化可能ならstep6へ進む.正当化不可能ならstep5へ進む.

(step5)

活性化を試みていない経路が存在しない場合 は対象の故障を冗長故障と判定してstep1へ進 む.またバックトラックの回数が制限値を超え た場合は対象の故障を打切り故障と判定して step1へ進む.それらの条件を満たしていない場 合は,活性化を試みる経路を選択してstep3へ進 む.

(step6)

活性化経路が外部出力に到達してない場合は 分岐先から次の経路を選択してstep3へ進む.活 性化経路が外部出力まで到達した場合は,正当 化可能判定処理で得た,外部入力の割り当て値 を対象故障のテストパターンとしてテスト集合 に追加し,step1へ進む.

例として図4を用いて冗長故障判定を示す.信 号線d-eに0縮退故障を仮定する. 故障を励起す るためにd-eに1を割当てる制約を制約CNFとし て保存する.次に故障の影響を伝搬するためにb に1を割当てる制約を制約CNFに追加する.含 意操作でも値の割当ては正当であり、 故障の影 響が分岐先eに到達したため, 前処理で生成した 回路全体のCNFと制約CNFをひとつのCNFと し、これを入力としてSATを解くことで正当化 可能判定を行う.本例では充足可能と判定され る. 活性化経路が外部出力に到達していないた め処理を続行する.次に経路はe-fを選択する. 故障の影響を伝搬するためにaに1,g-iに1に割り 当てるという制約を制約CNFに追加更新して, SATを解くことで正当化可能判定を行う.こ で充足可能と判定されたとき、外部出力まで活 性化経路が到達したため対象の故障は冗長故障 ではないと判定する.また正当化判定で割り当 てた外部入力の値を信号線d-eの0縮退故障のテ ストパターンとして保存する.



図3. 冗長判定処理アルゴリズム



4 実験結果

実験として、提案手法を実装し、提案手法の 各処理に要するCPU時間を評価した.また、 Synopsys社のテスト生成ツールであるTetra MAXと提案手法で、検出困難故障に対する冗長 故障判定結果を比較した.実験環境は、OSは Pentium4、メモリは2GB、OSはRedHatで ある.実験対象としてITC99 ベンチマーク回路 のb14、b15、b17、b21、b22を用いた.また、 検出困難故障を得るために行うテスト生成は Synopsys社のTetra MAXを用いた.この際のバ ックトラック制限値は300である.

表2は各処理に要したCPU時間である.列は 左から回路名,処理の対象となる検出困難故障 の数,ATPG時間,リスト読込みなどの前処理 時間,静的学習時間,冗長故障判定時間,全体 の処理時間である.括弧内の値は静的学習を用 いなかったときに要した処理時間である.表2 から対象となる検出困難故障が少ないb15と b17以外の回路では静的学習を用いないほうが 高速に処理できることを確認した.

表3は検出困難故障に対するTetra MAXの バックトラック制限値1000000のテスト生成 と提案手法の比較である.列は左から回路名, 処理の対象となる検出困難故障数,等価故障解 析後の検出困難故障数,打切り故障数,CPU時 間,CPU時間の削減率である.また要素の左の 値は提案の手法結果,右の値はTetraMAXの結 果である.

TetraMAXではバックトラック制限値を 10000000で設けても、b15以外の回路で打切り 故障が残ったが、提案手法では対象の全回路で 打切り故障数が0の故障検出効率100%を達成 した.またバックトラック制限値1000000の TetraMAXのテスト生成に対して,提案手法を 用いることでより多くの故障を判定しながら, 全ての対象回路で高速化に成功し,平均して 94%の時間の削減に成功した.

5 おわりに

本稿では、SATを用いた検出困難故障に対す る冗長故障判定・テスト生成方法の提案,およ び評価実験を行った.実験結果から本手法を用 いることで、ATPGツールのみを用いるより高 速に検出困難故障を同定し、故障検出効率 100%が達成できたことを確認した.今後は、 各処理の高速化や、より大規模な回路での実 験・評価を行う予定である.

「参考文献」

- [1]Chen Wang,Irith Pomeranz and Sudhakar M.Reddy, "REDI(An Efficient Fault Oriented Procedure to Identify Redundant Faults in Combinational Logic Circuits)", IEEE/ACM international conference on Computer-aided design,Nov,2001,pp. 370-374
- [2]Tracy Larrabee, "Test Pattern Generation Using Boolean Satisfiability", IEEE TRANSACTION ON COMPUTER-AIDED DESIGN, VOL.11, No.1, Jan, 1992, pp. 4-15
- [3]Paul Stephan , Robert K.Brayton , and Alberto L.Sangiovanni-Vincentelli , "Combinational Test Generation Using Satisfiabillity", IEEE TRANSACTION ON COMPUTER-AIDED DESIGN, VOL.15,No.9 ,Sep, 1996, pp. 1167-1176
- [4]Paul Tafertshofer, Andreas Ganz "SAT Based ATPG Using Fast Justification and Propagation in the Implication Graph", IEEE/ACM international conference on Computer-aided design, Nov, 1999, pp. 139-146
- [5]M.Henftling, H.Wittmann and K.Antreich, "A Single-Path-Oriented- Fault-Effect Propagation in Digital Circuits Considering Multiple-Path Sensitization," Proceedings of ICCAD , Nov.1995, pp. 304-309
- [6]日本大学生産工学部数理情報工学科 2007年度卒業 研究、清水永吉、"再収斂ブロック情報を用いた冗 長故障判定アルゴリズムの高速化".

公 に、日足住の10時間						
回路名	故障数	ATPG	前処理	静的学習	冗長故障判定	合計
b14	1	5.81	0.35	78.67 (0)	3.88 (1.33)	88.71 (7.49)
b15	181	41.27	0.89	147.49 (0)	64.84 (664.78)	254.49 (706.94)
b17	438	120.40	4.82	1193.95 (0)	342.04 (1896.21)	1661.21 (2021.43)
b21	2	12.83	1.02	347.35 (0)	8.32 (2.67)	369.52 (16.52)
b22	2	18.51	1.88	739.02 (0)	16.18 (4.05)	775.59 (24.44)

表2. 各処理CPU時間

表3. TetraMAXと提案手法の比較結果

回路名	#faults	#rep_faults	#not detected	Total CPU time	time reduction(%)
b14	1	1	0 / 1	7.49 / 1850.46	99.81
b15	181	114	0 / 0	254.49 / 3697.88	93.12
b17	438	257	0 / 2	1661.21 / 9423.16	82.37
b21	2	2	0 / 2	8.32 / 2919.99	99.72
b22	2	2	0 / 1	16.18 / 566.25	97.14